第十章输入输出结构

《第十章输入输出结构》由会员分享，可在线阅读，更多相关《第十章输入输出结构（86页珍藏版）》请在金锄头文库上搜索。

1、第十章 输入输出结构10.1 10.1 异步数据传输异步数据传输10.2 10.2 可编程可编程I/OI/O10.3 10.3 中断中断10.4 10.4 直接存储器访问直接存储器访问10.5 I/O10.5 I/O处理器处理器10.6 10.6 串行通信串行通信10.7 10.7 实例：串行通信标准实例：串行通信标准同济大学 软件学院姨叠芍堂柬菠腋椅凸供察滨痒藏王汛试尖衍辈蛛健殴秘糠低磊苔蓝躲铆惹第十章输入输出结构第十章输入输出结构1 输入输入/ /输出设备通过系统的地址总线、数据总输出设备通过系统的地址总线、数据总线、控制总线和线、控制总线和CPUCPU相连（如图相连（如图10.110.1

2、）图图10.1 CPU与与I/O设备的连接设备的连接10.1 异步数据传输醉纠毡瑟甫春楼咀廖废吐夕压悔每损儿搬影实去姑蒙让幼虎宅售步眠婴弱第十章输入输出结构第十章输入输出结构21. I/O接口的基本功能(1)(1) 实现主机和外设之间的数据传送控制。实现主机和外设之间的数据传送控制。 如同步控制、设备选择、中断控制和如同步控制、设备选择、中断控制和DMADMA控制控制 (2) (2) 实现数据缓冲，以达到主机与外设之间的速实现数据缓冲，以达到主机与外设之间的速 度匹配。度匹配。(3) (3) 接受主机的命令，提供设备接口的状态，并接受主机的命令，提供设备接口的状态，并 按照主机的命令控制设备。

3、按照主机的命令控制设备。填惨凹骋昏谭戈曹锹故篙能宛锌咋猫匣奈善侥慨囚哪抄倍弘酣缨既习瞄嵌第十章输入输出结构第十章输入输出结构32. I/O接口类型（1 1）按照数据传送的宽度可分为）按照数据传送的宽度可分为 并行接口和串行接口并行接口和串行接口（2 2）按照数据传送的控制方式可分为）按照数据传送的控制方式可分为 直接程序控制、程序中断、直接程序控制、程序中断、DMADMA 通道、外围处理机通道、外围处理机（3 3）按照时序控制方式可分为）按照时序控制方式可分为 同步接口和异步接口同步接口和异步接口惠蛮贺妆榜宝曹德梧讳锈锈克抖缺盂坡闰援宜恭锨别班簧漓抿雷验旗犁秋第十章输入输出结构第十章输入输出结

4、构43. 根据是源还是目的设备启动传送以及是否用 握手，异步数据传送可分为四种 不带握手的源启动数据传送不带握手的源启动数据传送 不带握手的目的启动数据传送不带握手的目的启动数据传送 带握手的源启动数据传送带握手的源启动数据传送 带握手的目的启动数据传送带握手的目的启动数据传送竞逞斑斯旋鱼慈魄述王编豫黄蓉塔贾亮按建敬樱幅耕霓通褒间砚茎观博穷第十章输入输出结构第十章输入输出结构510.1.1 不带握手的源启动数据传送源设备源设备输出数输出数据据选通一个控选通一个控制信号并维制信号并维持一段时间持一段时间目的设目的设备读入备读入数据数据源设备使控源设备使控制信号和数制信号和数据无效据无效图图10.

5、2 不带握手的源启动数据传送不带握手的源启动数据传送 （a）时序）时序士昏烂沧埔埃命芯愈屹卓恒木壹彦奠撩货绥姑吧狸填概给酮过芽仓邯拈惋第十章输入输出结构第十章输入输出结构6实现源数据传送更新实现源数据传送更新LEDLED的电路如图的电路如图10.210.2（b b） 图图10.2 不带握手的源启动数据传送不带握手的源启动数据传送:（b）实现）实现境谦锁森滔钦晕班程馋驻翘柠勋卯曳素佬躬碳毁挎炕乐谱哎田芽痊卿逞芍第十章输入输出结构第十章输入输出结构710.1.2 不带握手的目的启动的数据传送目的设备目的设备传输选通传输选通信号给源信号给源设备设备一段时间后源设一段时间后源设备使数据有效，备使数据有

6、效，并将数据稳定一并将数据稳定一段时间段时间目的设备目的设备读入数据读入数据后置数据后置数据选通信号选通信号无效无效源设备源设备停止传停止传输有效输有效数据数据图图10.3 不带握手的目的启动数据传送不带握手的目的启动数据传送 （a）时序）时序症况窖耙叠拢暴仇斗司梦袱氧乌足目改圈售砂扛瘪桌柯床兑膊滴下采纹排第十章输入输出结构第十章输入输出结构8实现目的数据传送更新实现目的数据传送更新LEDLED的电路如图的电路如图10.310.3（b b） 图图10.3 不带握手的目的启动数据传送：（不带握手的目的启动数据传送：（b）实现）实现闪涌诚窿侮扰署哺乒砌奠篷通蝇凝逢诸偿卡莽盯槛柑岁擦讹皱溜校恰冉瞄第

7、十章输入输出结构第十章输入输出结构910.1.3 握 手l不带握手的数据传送无需确认数据收到，不带握手的数据传送无需确认数据收到， 适合于在规定的时间内传送。适合于在规定的时间内传送。l当每当每次传送所花费的时间不同时，设备可次传送所花费的时间不同时，设备可 采用握手方式来协调数据传送。采用握手方式来协调数据传送。 秋李廷盐挝潍内苫廓脖新卸抗鼓梦吗庞脚别堡绵参拙匠考刃咕斩俺廖瓮缀第十章输入输出结构第十章输入输出结构10 带握手的源启动数据传送带握手的源启动数据传送源设备置数源设备置数据请求信号据请求信号为高，然后为高，然后使有效数据使有效数据可用可用 数据稳定数据稳定后，目的后，目的设备读取设

8、备读取此数据此数据 目的设备读目的设备读完数据，就完数据，就发送一个数发送一个数据确认信号据确认信号给源设备给源设备源设备停止传源设备停止传输有效数据，输有效数据，目的设备复位目的设备复位数据确认信号数据确认信号图图10.4 带握手的源启动数据传送带握手的源启动数据传送 （a）时序）时序铆修陇吩茄斩撩毕呐撵讫海弓航频奎剔掘佩应棕赵瑚比贾阅渔行谊晾昔茁第十章输入输出结构第十章输入输出结构11图图10.4 10.4 带握手的源启动数据传送：（带握手的源启动数据传送：（b b）实现）实现蚌泣焊乖玻水豢害榨撞愈榷谦攫涝孩岁搂蚊债播链呻这张棋秒咖涣刊忧狄第十章输入输出结构第十章输入输出结构12 带握手的

9、目的启动数据传送带握手的目的启动数据传送目的设备传目的设备传输一个数据输一个数据选通信号，选通信号，源设备使有源设备使有效数据可用效数据可用 数据稳定数据稳定后，目的后，目的设备读取设备读取此数据此数据 目的设备读目的设备读完数据，就完数据，就发送一个数发送一个数据准备就绪据准备就绪信号给源设信号给源设备备源设备停止传源设备停止传输有效数据，输有效数据，目的设备复位目的设备复位数据准备就绪数据准备就绪信号信号图图10.5 带握手的目的启动数据传送带握手的目的启动数据传送 （a）时序）时序无滦也贾达碉那请愤樱籽捧科吻族狠增咙缴谚除绒芍鹏妥值默诺翟此栗橇第十章输入输出结构第十章输入输出结构13图图

10、10.5 10.5 带握手的目的启动数据传送：（带握手的目的启动数据传送：（a a）时序和（）时序和（b b）实现）实现数据请求数据准备就绪切在舟妈循铡阵侯音势悉惦慷央寂静拦箔渗原档磕芬桓患茄贡圃经规无率第十章输入输出结构第十章输入输出结构14 可编程可编程I/OI/O（programmed I/Oprogrammed I/O）用指令编程来控制用指令编程来控制CPUCPU输入或输出数据。输入或输出数据。 可编程可编程I/OI/O的特点的特点10.2 可编程I/O 何时何地进行输入何时何地进行输入/ /输出完全受输出完全受CPUCPU控制；控制； 数据的输入输出都要经过数据的输入输出都要经过CP

11、UCPU； 用于连接低速外围设备。用于连接低速外围设备。翔揉鞋辐忠鹤设锐重摹巷盏桃窝吮就晰侨在怜催陪渣淤哪媳妒声心只具闺第十章输入输出结构第十章输入输出结构15l 独立编址独立编址 有专门的指令访问有专门的指令访问I/OI/O端口。端口。 l 存储器编址存储器编址 把把I/OI/O端口视为存储器的一个单元，采用端口视为存储器的一个单元，采用 存储器存取指令即可访问它们。存储器存取指令即可访问它们。 可编程可编程I/OI/O的编址方式的编址方式 躲枷煌燥榴警弟阐里筒济篙陆莉换质戍淮弃以钙氓渗锥漫吐良入倪炳堡女第十章输入输出结构第十章输入输出结构16 相对简单相对简单CPUCPU，其结构不能采用独

12、立的，其结构不能采用独立的I/OI/O方式，方式，但可利用存储器编址但可利用存储器编址I/OI/O方式。方式。 例：执行指令例：执行指令LDAC FFFFLDAC FFFF 为了实现此为了实现此I/OI/O端口，设计硬件如图端口，设计硬件如图10.610.6。图图10.6 地址为地址为FFFFH的输入端口的输入端口当地址总线上的值为当地址总线上的值为FFFFH，控制信号，控制信号READ=1时，三态缓冲器才选通时，三态缓冲器才选通 鹅锈恫樟盗迎欢煎砂捉勘伎嫁扔砂兴羚弄冻量率膘蒲首卜什述傀梦垦桥听第十章输入输出结构第十章输入输出结构17修改相对简单CPU以支持独立的I/O方式： 必须在必须在CP

13、UCPU指令集中增加输入、输出指令；指令集中增加输入、输出指令； 产生必要的新控制信号；产生必要的新控制信号； 在状态图中增加新状态；在状态图中增加新状态； 开发开发RTLRTL代码支持新状态；代码支持新状态； 修改寄存器、修改寄存器、ALUALU和控制单元硬件来支持新的指令。和控制单元硬件来支持新的指令。派擞说粕踢寅笛侮祝闷内弦居柔续围庭含熏羽说隆彼饮藤脑约馒拾矾求入第十章输入输出结构第十章输入输出结构181.增加两条新指令 一条输入数据一条输入数据 一条输出数据一条输出数据指令指令指令指令码码操作操作INPTINPT0010 00000010 0000ACAC输输入端口入端口OTPTOTP

14、T0010 00010010 0001输输出端口出端口ACAC表表10.1 相对简单相对简单CPU的独立的独立I/O指令指令造釜恨煮弟图甸脉宿执莱妒强罗真弘揉掣硅抬奢阑票象撕蛮匀裤设涅方掌第十章输入输出结构第十章输入输出结构192. 增加一个新控制信号IO IO=1IO=1时为时为I/OI/O操作，操作，IO=0IO=0时为存储器操作时为存储器操作 3. 新状态与RTL代码图图10.8 实现实现INPT指令执行周期的状态指令执行周期的状态INPT1INPT1：DRMDRM，PCPC+1PCPC+1， ARAR+1 ARAR+1INPT2INPT2：TRDRTRDR，DRMDRM， PCPC+1

15、 PCPC+1INPT3INPT3：ARDRARDR，TRTRINPT4INPT4：DRDR输入端口输入端口INPT5INPT5：ACDR ACDR 绝送硕束瞩崎象移咆诌痪硬荒韧硅恿挞暂每吠纫注亿蚤蝇蕾胶处毙方炔瞬第十章输入输出结构第十章输入输出结构204 .硬件的修改 （1 1）修改寄存器）修改寄存器（2 2）修改）修改ALUALU（3 3）修改控制单元修改控制单元 图图10.9 产生产生INPT执行周期的状态信号的硬件执行周期的状态信号的硬件按碴址缘肯茬简洁嘛谦净吧羽驱吊讶鸯宗女修赋葛该捅沸央蓉焰杠荧慎残第十章输入输出结构第十章输入输出结构21 计数器控制信号修改计数器控制信号修改 INC

16、=INC=（INCINC原有值）原有值） INPT1 INPT2 INPT1 INPT2 INPT3 INPT4 INPT3 INPT4 CLR= CLR=（CLRCLR原有值）原有值） INPT5 INPT5 组合组合INPT1INPT1状态所需进行的修改状态所需进行的修改 DRLOAD= DRLOAD=（DRLOADDRLOAD原有值）原有值） INPT1 INPT1 MEMBUS= MEMBUS=（MEMBUSMEMBUS原有值）原有值） INPT1 INPT1 PCINC= PCINC=（PCINCPCINC原有值）原有值） INPT1 INPT1 ARINC= ARINC=（ARIN

17、CARINC原有值）原有值） INPT1 INPT1 设定为设定为IO=INPT4IO=INPT4 存储器存储器读读=READ IO=READ IO绍砸余悼兵盈嘲敢慈休拨蟹指瘤贯凹粹肛麓恍狙芜酸胜撩椎瓷霖朽栖沟怖第十章输入输出结构第十章输入输出结构22直接程序控制方式可分为两种传送方式：（1 1）直接传送方式）直接传送方式 CPU CPU在控制与外设之间的数据传送之前，不需了解在控制与外设之间的数据传送之前，不需了解外设的工作状态，即可直接执行外设的工作状态，即可直接执行I/0I/0指令，实现数据传送。指令，实现数据传送。 直接传送方式无需查询设备的任何状态，也无需考直接传送方式无需查询设备的

18、任何状态，也无需考虑同步问题。也称为无条件传送方式。多用于虑同步问题。也称为无条件传送方式。多用于I/0I/0操作时操作时间固定且已知的情况下。间固定且已知的情况下。淘倡鸥佣色带埃超彭捻擦奥豁尖为执贾胁雕阶风皂哀醚汐贡胺棠沛唁詹乱第十章输入输出结构第十章输入输出结构23（2 2）程序查询方式）程序查询方式 CPUCPU向向I/OI/O设备发传送数据的请求信号。设备发传送数据的请求信号。 I/OI/O设备处理该请求，当其准备传送数据时，设备处理该请求，当其准备传送数据时， 就置位设备准备就绪信号。就置位设备准备就绪信号。 CPUCPU通过另一个通过另一个I/OI/O地址读此信号并检查其值。地址读

19、此信号并检查其值。 如果信号置位，如果信号置位，CPUCPU执行数据传送。如果未置执行数据传送。如果未置 位，则循环等待，继续读取并检查设备准备就位，则循环等待，继续读取并检查设备准备就 绪信号的值。绪信号的值。 饿人个纵明染啦降届赞议阀沂膳壁省黄诗沥俭凑拴绕樟蕾楷豁势陶情黑黍第十章输入输出结构第十章输入输出结构24例：例：考察考察相对简单相对简单CPUCPU的一个输入设备的一个输入设备 （1 1） 输入输入/ /输出指令输出指令 INPTINPT（ACINPUT PORT ACINPUT PORT ） OTPT OTPT（OUT PORT ACOUT PORT AC） （2 2）设备有三个）

20、设备有三个I/OI/O端口：两个输入、一个输出。端口：两个输入、一个输出。 输出端口：输出端口：1001H1001H中输出中输出01H01H值，启动一个请求。值，启动一个请求。 输入端口：输入端口：1002H1002H（查询该端口直至其最低位置（查询该端口直至其最低位置1 1） 1000H 1000H（从中读取数据）（从中读取数据）黑保哦辖模啪博滤媒浊挂屯凸眶烈刃燥小诀斜穴雀涣架串稽傻涉诱换阳尹第十章输入输出结构第十章输入输出结构25图图10.10 10.10 采用查询方式实现采用查询方式实现I/OI/O端口的硬件端口的硬件 输出端口：输出端口：1001H1001H中输出中输出01H01H值，

21、启动一个请求。值，启动一个请求。输入端口：输入端口：1002H1002H（查询该端口直至其最低位置（查询该端口直至其最低位置1 1） 1000H 1000H（从中读取数据）（从中读取数据）溃婪核持渺券酝菲甄霞馆俞法挫梢靳皋压炸巨蹭妙任亚觉京持丸典辈交整第十章输入输出结构第十章输入输出结构26 CLAC INAC (AC1) MOVR (R1) OTPT 1001H( 01H address 1001H)LOOP: INPT 1002H(Check whether the device is ready) AND(AC=1 and Z=0 if device is ready) JMPZ LOO

22、P (If device not ready，AC=0 and Z=1,loop back) INPT 1000H(Device is ready，input data)逻崭渗吗凯挂鼎蹭逛铃陡艳渊吹北缄窝钧咆问列他匠签士折训系谢皆蟹械第十章输入输出结构第十章输入输出结构27 中断中断 中断是由中断是由I/OI/O设备或其他非预期的急需处设备或其他非预期的急需处 理的事件引起的，它使理的事件引起的，它使CPUCPU暂时中断现在正在暂时中断现在正在 执行的程序，而转至另一服务程序去处理这执行的程序，而转至另一服务程序去处理这 些事件。处理完后再返回原程序。些事件。处理完后再返回原程序。10.3 中

23、 断10.3.1 CPU和I/O设备之间的数据传送1. 解决I/O设备变化延迟 查询查询憎貌金浪执昨爷坝疾烤刨澳叫条镇陌伊典岭榆羌慷尖月饰黍啥冉垣茵敌莫第十章输入输出结构第十章输入输出结构28(5) (5) 实现实时处理；实现实时处理；(6) (6) 实现应用程序和操作系统的联系；实现应用程序和操作系统的联系；(7) (7) 多处理机系统各处理机间的联系。多处理机系统各处理机间的联系。2. 2. 中断输入输出方式的特点 (1) CPU (1) CPU与与I/OI/O并行工作；并行工作； (2) (2) 硬件故障处理；硬件故障处理； (3) (3) 实现人机对话；实现人机对话； (4) (4)

24、实现多道程序和分时操作；实现多道程序和分时操作； 稚勉肮邻酗骆云视孪毡唯滇眨碑千毕鸣临浇胜阻宗类适储诀星臭混牺菇版第十章输入输出结构第十章输入输出结构2910.3.2 中断类型 外部中断外部中断 CPU CPU采用外部中断与输入采用外部中断与输入/ /输出设备进行交互。输出设备进行交互。 内部中断内部中断 内部中断完全发生在内部中断完全发生在CPUCPU内部，没有任何内部，没有任何 输入输入/ /输出设备介入。输出设备介入。 软中断软中断 由由CPUCPU指令集中的特定中断指令产生。指令集中的特定中断指令产生。 再蹦众馋导河化藕乔皿岁夺黑侮赊划寥酮驶稠哗搭饿贿祷岔统十亮盗鸭和第十章输入输出结构

25、第十章输入输出结构3010.3.3 中断处理 1. 中断源 引起中断的事件或者发出中断请求的来源。引起中断的事件或者发出中断请求的来源。 2. 中断源如何提出请求？ (1) (1) 中断请求信号的建立中断请求信号的建立 中断触发器中断触发器 每个中断源对应有一个中断触发器。每个中断源对应有一个中断触发器。 多个中断触发器构成中断寄存器，其内容称多个中断触发器构成中断寄存器，其内容称 为为中断字或中断码中断字或中断码。 旋糊枝樊氧符澄还矩弊太失以加呸嗅细讶肋氓写橱斧享难溶菏贬疾辞无炔第十章输入输出结构第十章输入输出结构31(2) (2) 中断请求信号的传送中断请求信号的传送 三种方案：三种方案：

26、 单独设置中断请求线单独设置中断请求线 快速响应、中断请求线数目有限快速响应、中断请求线数目有限 一根公共中断请求线一根公共中断请求线 兼有公共请求线与独立请求线兼有公共请求线与独立请求线 将中断源分级或分组将中断源分级或分组(3) (3) 中断响应信号中断响应信号没桨怯贷锗日埠武轻沂提介殷边吨添览嘻谁具希亥喀申掇马隐造兆烩盟忻第十章输入输出结构第十章输入输出结构323. 中断的优先级 设计中断系统时，应将全部中断源按中断设计中断系统时，应将全部中断源按中断 性质和处理的轻重缓急进行排队并给以优先性质和处理的轻重缓急进行排队并给以优先级级。 (1) (1) 优先优先级级 指多个中断发生时，对中

27、断响应的次序。指多个中断发生时，对中断响应的次序。 (2) (2)判优的实现判优的实现 软件查询软件查询 中断排队逻辑中断排队逻辑字酋嚎伺顷族傅驳苦揩十戌弗爹谈顽吝帆钨昌赖樊碉贸绪昆抹署务说锋柿第十章输入输出结构第十章输入输出结构334.中断的允许与禁止 中断允许中断允许 中断源有中断请求信号就可使其对应的中断源有中断请求信号就可使其对应的 中断触发器置中断触发器置“1 1”状态或参加排队判优。状态或参加排队判优。 中断禁止中断禁止 中断源即使有中断请求信号也不能使其中断源即使有中断请求信号也不能使其 对应中断触发器置对应中断触发器置“1 1”状态或不允许参加排状态或不允许参加排 队判优。队判

28、优。5. 中断服务程序：处理中断工作的服务软件。葱凤沈雁逮窝辩宴挝埃卑览腐炊脓话酋袖整遁索暮搜收侥屎韶跌仇任乌钉第十章输入输出结构第十章输入输出结构346. 中断处理过程（中断响应与中断处理） 从某一个中断源发出中断服务请求，到这个从某一个中断源发出中断服务请求，到这个 请求全部处理完成所经过的主要过程。请求全部处理完成所经过的主要过程。 (1)(1) 中断查询中断查询 CPU CPU在一条指令周期内要查询一次是否有中在一条指令周期内要查询一次是否有中 断产生。断产生。 (2) (2) 中断响应中断响应 关中断关中断 保存断点保存断点 转入中断服务程序转入中断服务程序艾丑浪染竭秦肆帕将事忍栏钨

29、示靛帧衍肖星亨舒莽圈篓嘘板甚艺恬挫尉顿第十章输入输出结构第十章输入输出结构35 获取中断服务程序地址：获取中断服务程序地址： 向量中断向量中断 中断向量：中断向量：中断服务程序的入口地址以及中断服务程序的入口地址以及 程序状态字的合称。程序状态字的合称。程序状态字程序状态字PSWPSW：用来表征处理机运行程序的状态。用来表征处理机运行程序的状态。一般应包含如下内容：一般应包含如下内容：程序屏蔽码 程序运行状态 条件码 中断码 指令计数器狈秸丙麻善躺粥饶气惦厌姑袄锦燥线硼出镍恶萝拉镜萤菇使润寐胞沏烧译第十章输入输出结构第十章输入输出结构36编编 码码去蝇氢榆虾降邯瓣路售芬边芥杂克辊诬木借恼愧昧呕

30、出珠古苑醛暗橡狭嚎第十章输入输出结构第十章输入输出结构37 非向量中断非向量中断 CPU在响应中断时只产生一个固定的地址，该在响应中断时只产生一个固定的地址，该 地址是中断查询程序的入口地址，地址是中断查询程序的入口地址，CPU转去执行查转去执行查 询程序，通过软件查询确定中断源，然后执行相应询程序，通过软件查询确定中断源，然后执行相应 的中断服务程序。的中断服务程序。 查询程序：查询程序：又称中断总服务程序。又称中断总服务程序。特袁窄须寄将僧摄谜影愧毗误扫解缨挝篇怯却岂止工基铬壮烃肉谗睛逆鳞第十章输入输出结构第十章输入输出结构38(3)(3) 执行中断服务程序执行中断服务程序 保存现场保存现

31、场 开开CPUCPU中断中断 执行中断服务程序执行中断服务程序 关关CPUCPU中断中断 恢复现场恢复现场 恢复屏蔽码恢复屏蔽码 恢复恢复PSWPSW、PCPC 开开CPUCPU中断中断 返回断点返回断点蛛典碾碧汲梳澜快构男呆杖利鲍堰独铬藏增荒伞眠蕉扣肺路占酣唁加西赊第十章输入输出结构第十章输入输出结构3910.3.4 中断硬件和优先级 1. 单个设备的简单系统 非向量中断非向量中断图图10.11 10.11 单个设备单个设备的非向量中断的非向量中断（a a）硬件）硬件 （b b）时序）时序俗违畔坯腰笋拙摄蒂妹谭绝胃贱妓粤囚浚磺趴躬余浮桥钙时须犹癸患蹲绕第十章输入输出结构第十章输入输出结构40

32、 向量中断向量中断图图10.12 10.12 单个设备的向单个设备的向量中断量中断（a a）硬件）硬件 （b b）时序）时序擦哗舟厘脖蒂踞顽戍亡襄烹昨咸捶掇梦锐臀霖柞摧驶从从啥雁壤形长喧穷第十章输入输出结构第十章输入输出结构41图图10.13 10.13 多个非向量中断的硬件多个非向量中断的硬件l每个设备均有自每个设备均有自己的己的IRQIRQ和和IACKIACK信信号号 l他们的优先级是他们的优先级是预定的预定的 ，IRQnIRQn优优先级最高先级最高lCPUCPU首先响应和服首先响应和服务优先级最高的务优先级最高的中断中断2. 多个设备的系统 非向量中断非向量中断疤打瞅氨寞诊若淬懈矩洒嘘踊

33、备科危郊瘸斗露氖题祥跳九钢洽釜士阻验汐第十章输入输出结构第十章输入输出结构42 向量中断向量中断 菊花链：菊花链：用于多中断优先权排队的一种方法。用于多中断优先权排队的一种方法。图图10.14 10.14 菊花链菊花链l简单易实现简单易实现l便于扩充便于扩充l延迟大延迟大旷每瑚抛檄脖番矮偏印反晾骋硼哼梨授俭慌适衍咸栅右俭逛与毡炉规库浆第十章输入输出结构第十章输入输出结构43并行优先权排队并行优先权排队 通过一个优先权编码器采用并行优先权排通过一个优先权编码器采用并行优先权排队（队（parallel priorityparallel priority）方式实现向量中断）方式实现向量中断, ,减少

34、延迟。减少延迟。 扩展困难。扩展困难。 菊花链将引起硬件延迟，特别是当链较长菊花链将引起硬件延迟，特别是当链较长时，延迟就更大。时，延迟就更大。 汤呢鞋巡率对咙喀龋拿玲羊水垃调伯嫁挖木坛播核膳拖伪绰符摔棉赃蹄庇第十章输入输出结构第十章输入输出结构44图图10.15 10.15 并行方式实现优先级中断并行方式实现优先级中断防止干防止干扰信号扰信号俊归龟啪伎寂榔菇厉军香至肘凋昆美板槽蝶狐伸瘪山权蕾弘晶袜濒杏枢怨第十章输入输出结构第十章输入输出结构4510.3.5 多重中断处理 多多重重中中断断是是指指在在处处理理某某一一中中断断过过程程中中又又发发生生了了新新的的中中断断，从从而而中中断断该该服服

35、务务程程序序的的执执行行，又又转转去去进进行行新新的的中中断断处处理理。这这种种重重叠叠处处理理中中断断的的现现象象又又称称中中断嵌套断嵌套。 中断响应次序与中断处理次序中断响应次序与中断处理次序 中断响应次序是由硬件排队判优线路决定的，中断响应次序是由硬件排队判优线路决定的，不能改变，而中断处理次序可由屏蔽码决定，是可不能改变，而中断处理次序可由屏蔽码决定，是可以改变的。以改变的。 中断处理次序中断处理次序可以不同于可以不同于中断响应次序。中断响应次序。笨卵轨涌赚营炕巢侨粤给盔升统孺茹筐散悟磕黔侯腊酥色掷坠陋沼痈测谈第十章输入输出结构第十章输入输出结构46k+1l+1m+1klm目的程序三级

36、中断处理程序二级中断处理程序一级中断处理程序屿殊叔桥趋轿挞乙管馆莱块企搬负甄宇卧佯碧受装搪目缉汝窄肉吏店亡肪第十章输入输出结构第十章输入输出结构47例如：例如：某计算机的中断系统有某计算机的中断系统有4 4级中断优先级，每级中断优先级，每级对应一个屏蔽码，下表为程序级别和屏蔽码的关级对应一个屏蔽码，下表为程序级别和屏蔽码的关系，中断响应次序和处理次序一致，均为：系，中断响应次序和处理次序一致，均为： 1 1 2 3 42 3 4陌驮骚楞痹围酥耐话葡匣酞坑撤篆减馈几怜罩烁妓排烂逼瞩档露萝丢装条第十章输入输出结构第十章输入输出结构48程序级别第1级第2级第3级第4级1级2级3级4级屏蔽码01110

37、01100010000柜蛇垢杯哈杏止啤翠肛非未农响帮茄徘膏顽撮绢石励翰帛赘脂填词弹露灯第十章输入输出结构第十章输入输出结构49 按照这一次序可以看到按照这一次序可以看到CPUCPU运动的轨迹，如下图。运动的轨迹，如下图。正常程序中断服务程序1231214432阑罢滨好仁孤唾馅掩勿揖徘伺平塞棘撕铜蔗弹淤室用诚恃拣没弄拓肄靳洼第十章输入输出结构第十章输入输出结构50程序级别第1级第2级第3级第4级1级2级3级4级屏蔽码0111000001000110中断处理次序改为：中断处理次序改为：1 1 4 3 24 3 2椽侍肄睡沦止盛目姬诗释善洼览邢喧尧狸疼伞询矿胶龄苍焦卉宗鹿痰沽近第十章输入输出结构第十

38、章输入输出结构51正常程序中断服务程序1123423421晓儡孺柔凛幌宠蔡丰夯嫡实伴际匀挝哑蠢翼蠢者演拘赔犯罢肠讯讲蕊辣稀第十章输入输出结构第十章输入输出结构5210.3.6 CPU内部实现中断例：例：相对简单相对简单CPU CPU 处理中断的过程处理中断的过程 添加一个添加一个IRQIRQ输入引脚，其响应信号传至输入引脚，其响应信号传至 IACK IACK输出引脚输出引脚 添加新指令添加新指令 识别中断并访问此中断处理的状态识别中断并访问此中断处理的状态 访问中断服务程序访问中断服务程序IEIE：中断允许触发器：中断允许触发器IPIP：中断触发器：中断触发器腰锯节渡誓浸湿踢偿领镶柞啄枪跺见与

39、边征挽骂迭顽谤樊邻躬庐灼贴滨圾第十章输入输出结构第十章输入输出结构53指令指令码操作LDSP10000000SPCALL10000010SPSP-1;MSPPC15.8,SPSP-1;MSPPC7.0,PCRET10000011PC7.0MSP,SPSP+1;PC15.8MSP,SPSP+1PUSHAC10000100SPSP-1;MSPACPOPAC10000101ACMSP,SPSP+1PUSHR10000110SPSP-1;MSPRPOPR10000111RMSP,SPSP+1IESET0100 0000IE1IERST0100 0001IE0IPRST0100 0010IP0表表10.

40、3 相对简单相对简单CPU的新指令的新指令裁丑长桶惠钧啤阜枯病烩碗剪市胳显懦悦虱耶阑钾窝讫柑婆押擅杉瞥径障第十章输入输出结构第十章输入输出结构541. 识别中断并访问此中断处理的状态方法一方法一方法二方法二图图10.16 两种访问中断服务程序的方法（两种访问中断服务程序的方法（b）修改）修改FETCH1支持中断支持中断（a）采用分离的）采用分离的FETCH1状态和状态和INT1状态状态(IEIP)FETCH1 IEIPFETCH1异烂仇枪哮取慨膘坚肩古袒圃吐七媳筋旺创勇蛹弱瘦滋虹俞粘雇箔杏吹爽第十章输入输出结构第十章输入输出结构552. 访问中断服务程序（部分）INT1： ARSPINT2：

41、DRPC15.8，SPSP-1INT3： MDR，ARAR-1，SPSP-1INT4： DRPC7.0INT5： MDRINT6： DR（数据总线来的向量）（数据总线来的向量）INT7： PC1111,DR,0000，IP0返回地址压入堆栈返回地址压入堆栈渡收扩酞嚣寅项撒品错烯巩歉狱柯惯任头浊嘲标札技烁啮烛大溅芬庄告倘第十章输入输出结构第十章输入输出结构56 DMADMA是高速是高速I/OI/O设备与主存之间由硬件组成的直设备与主存之间由硬件组成的直接数据通路，能成组传送数据。接数据通路，能成组传送数据。 数据传送是在数据传送是在DMACDMAC控制下进行的，在数据传送控制下进行的，在数据传送

42、前和结束后要通过程序或中断方式进行预处理和后前和结束后要通过程序或中断方式进行预处理和后处理。处理。10.4.1 将直接存储器访问DMA纳入计算机系统10.4 直接存储器访问说浇材债儿巍饭屑栖料磕佩滇菜瞒志餐华掌樊诛瘫蠢银提茸淮笨售杜轿朔第十章输入输出结构第十章输入输出结构57图图10.17 带有带有DMA的计算机系统的计算机系统咨浙咒桨陆恼拭软鞋丸寄瘪咙量闺邢堤愤刊铸绞谍送式傲拼枉再困湖唬赃第十章输入输出结构第十章输入输出结构58DMA控制器控制器CPU置置BR=1, 发送总线请求发送总线请求置置BG=1, 发送总线允许发送总线允许鄙淋氢菱泰钒扁揣绳期革仔鄙极总围伟极烟己荚薯鄙步炽冯陷创瘤券

43、坷胎第十章输入输出结构第十章输入输出结构591. DMA内部结构 图图10.18 DMA控制器的内部结构控制器的内部结构茫莱耳肋剁荔攻饵辑减冠偷咆箍狱叹奶眠菜单怎猖氓灸约睡蹋馏怀手酞尾第十章输入输出结构第十章输入输出结构602. DMA控制器内的寄存器组 DMADMA地址寄存器地址寄存器 存贮数据传输过程中需用到的存储器地址存贮数据传输过程中需用到的存储器地址 DMADMA计数寄存器计数寄存器 保存传输数据的字节数保存传输数据的字节数 DMADMA控制寄存器控制寄存器 从从CPUCPU中接受命令中接受命令 状态寄存器状态寄存器 向向CPUCPU提供信息提供信息 鲍娟菩择坠挚畦滔跪蕾辉认壁狂险筋

44、凋张酥衅宽渡勃家冒金吮有尿往处采第十章输入输出结构第十章输入输出结构613. DMA控制逻辑 完成完成DMADMA的初始化的初始化 接收设备送来的接收设备送来的DMADMA请求信号请求信号 向设备控制器回答向设备控制器回答DMADMA允许信号允许信号 向系统申请总线向系统申请总线 控制总线实现控制总线实现DMADMA传输控制传输控制 中断控制逻辑中断控制逻辑浆莉竣共私晦恫秘峻昂谬滑豹树野誉掩明辈冤隆赐就备愧吓际屏鸦屑娇叫第十章输入输出结构第十章输入输出结构6210.4.2 DMA传输方式 突发方式突发方式 在突发方式中，整个数据块连续传输。在突发方式中，整个数据块连续传输。l 控制简单，适合高

45、速外设的成批数据传送控制简单，适合高速外设的成批数据传送l CPU CPU较长时间不能访存较长时间不能访存CPUCPU使用内存使用内存DMADMA使用内存使用内存内存工作时间内存工作时间CPUCPUCPUCPUDMADMA操作操作债羔锌羞并竿勘柳捡据瓜碟兹语洋痪五闽咱摊具线智纯另珊巳甘追棠咙驯第十章输入输出结构第十章输入输出结构63 周期窃取方式周期窃取方式连续地获取和放弃系统总线控制权来传输。连续地获取和放弃系统总线控制权来传输。l 充分发挥充分发挥CPUCPU和和I/OI/O设备的利用率设备的利用率l 判优操作和总线切换操作频繁，判优操作和总线切换操作频繁， 花费的时间开销大。花费的时间开

46、销大。CPUCPU使用内存使用内存DMADMA使用内存使用内存内存工作时间内存工作时间CPUCPUDMADMACPUCPUCPUCPUDMADMACPUCPUCPUCPUDMADMA兰姓套撇厨贤翌沃踩蔑课逝杯虫聚童寿拨饰硼仑寂瑟谩墓棍研带热闹妙刑第十章输入输出结构第十章输入输出结构64 透明方式透明方式 DMADMA利用空闲时间传输数据。利用空闲时间传输数据。CPUCPU使用内存使用内存DMADMA使用内存使用内存内存工作时间内存工作时间CPUCPUCPUCPUDMADMACPUCPUCPUCPUDMADMAl CPU CPU不停止执行程序不停止执行程序l 系统总线的硬件复杂、昂贵系统总线的硬

47、件复杂、昂贵 CPUCPUDMADMACPUCPU不需要访存不需要访存份泄毋宰肄侩坊往狮斧宽桨矛炼铸拒橡浮坏鬼捷脖悼瘟酥郧倾裁驾无亨若第十章输入输出结构第十章输入输出结构6510.4.3 DMA控制方式下的数据传送过程 三个阶段 DMADMA传送前预处理传送前预处理 数据传送数据传送 传送后处理传送后处理 1. DMA传送前预处理 在进行在进行DMADMA数据传送之前要用程序做一些数据传送之前要用程序做一些 必要的准备工作。必要的准备工作。 肩翱叉缮仪午委卑京牌铲抱橡宿磷培卑夷簧葫酝撇站劝荣槐荡新铁哦昌坠第十章输入输出结构第十章输入输出结构66lDMADMA控制器初始化控制器初始化lI/OI/

48、O设备控制器初始化设备控制器初始化l启动设备启动设备2. 数据传送 DMA DMA控制器控制完成数据传送工作，控制器控制完成数据传送工作，传送传送 结束向结束向CPU发中断请求信号。发中断请求信号。3. 传送后处理 CPUCPU响应中断，转去执行中断服务程序，响应中断，转去执行中断服务程序， 进行结束处理工作。进行结束处理工作。 药特贿银奄秘筐赐寡拆幻蓬拘柿鹰御没简恰御吐揭投竹学籽窄淄鹏龟紫碴第十章输入输出结构第十章输入输出结构6710.4.4 修改CPU使其与DMA共处 1.为了使CPU能与DMA控制器共同工作 增加控制输入信号增加控制输入信号BRBR和控制输出信号和控制输出信号BGBG 产

49、生产生BGBG的逻辑电路的逻辑电路 2.CPU允许在以下状态接受DMA的请求 取指令后、译码后、取操作数后、取指令后、译码后、取操作数后、 指令执行完后、结果保存后指令执行完后、结果保存后 亡踢室编档恢宋爸颊愧耿衫摩赞岳膛雄榨怂术消赐递脱弓搀祁斟慌帝饶雾第十章输入输出结构第十章输入输出结构683.修改相对简单CPU 在取指令周期开始处理在取指令周期开始处理DMADMA请求请求 (1) (1) 对对BGBG的操作的操作 BRFETCH1BRFETCH1： BG1 BG1 BR BRFETCH1FETCH1： BG0 BG0，（，（FETCH1FETCH1的微操作）的微操作） 两条合并：两条合并：

50、 FETCH1 FETCH1： BGBR BGBR BRFETCH1 BRFETCH1： （ FETCH1 FETCH1的微操作）的微操作） (2) (2) 实现实现BGBG的硬件的硬件 (3) (3) 状态图所需的修改状态图所需的修改聂通汽域孕购盈敷计狸伙玄顺谓激磺妇指余只共爪揉熏饭嫉贮培茬缆坟乞第十章输入输出结构第十章输入输出结构69图图10.1910.19 BG BG的硬件实现的硬件实现图图10.20 10.20 修改状态图接纳修改状态图接纳BRBR和和BGBG割沧幅踪连弄诣俊据处抬练霞矾贺尺色殃裙崭亨像辽芯酒霸孟弹宽硝物攫第十章输入输出结构第十章输入输出结构70I/O处理器处理器 与与

51、CPU交互，处理由交互，处理由I /O设备读出后数据设备读出后数据可连接多个可连接多个I/O设备设备 I/O设备连接至设备连接至I/O总线上，而不是系统总总线上，而不是系统总线上线上 10.5 I/O处理器斌骆在开甜悉蛔新民向怯翻轴侩拢檬鉴姓支梨磅衍酞翼笆瘤毕合塘隙关赦第十章输入输出结构第十章输入输出结构71图图10.21 带带I/O处理器的系统结构处理器的系统结构玖吐胃科娄意逃莉兄息亲理丝亿槐娜寒耗啃茶保笼烧习征擂熊酬睁松筷醇第十章输入输出结构第十章输入输出结构72CPU向向I/O处理器发送一系列处理器发送一系列I/O指令，而不指令，而不象处理象处理DMA那样将值存于寄存器中，指令分那样将值

52、存于寄存器中，指令分为三类：为三类： 1.块传送命令块传送命令 2. 执行算术、逻辑、和分支操作的命令执行算术、逻辑、和分支操作的命令3. 控制命令控制命令 传输数据块传输数据块 ，类似于，类似于DMA数据块传输数据块传输有助于处理数据以便使数据能为有助于处理数据以便使数据能为CPU所用所用 通常是硬件相关并对计算机系统功能的通常是硬件相关并对计算机系统功能的正确发挥十分关键正确发挥十分关键 攀琳氦镁模种等番赔四务熔蔽镣熊竟辕脸捶吁俩店室恃陶逾村尼秧年娶敏第十章输入输出结构第十章输入输出结构73一个一个I/O处理器的系列命令能执行许多连续的处理器的系列命令能执行许多连续的I/O传送，考虑以下传

53、送，考虑以下任务：任务：1、从端口地址、从端口地址9000H的磁盘驱动器处读取的磁盘驱动器处读取247字节的数据，写入字节的数据，写入起始地址为起始地址为1000H的存储器中；的存储器中；2、从地址为、从地址为9001H的输入端口读取的输入端口读取1字节数据写入字节数据写入CPU的累加器的累加器中；中；3、将内存单元、将内存单元2000H至至207FH的内容写至的内容写至I/O地址为地址为9002H的打的打印机上。印机上。带带DMA控制器而没有控制器而没有I/O处理器的系统首先将数据写入处理器的系统首先将数据写入DMA控制器的寄存器中，并启动传输，等待它完成。然后它从地控制器的寄存器中，并启动

54、传输，等待它完成。然后它从地址为址为9001H的的I/O端口输入端口输入1字节数据。最后为打印数据块启字节数据。最后为打印数据块启动第二个动第二个DMA传送。传送。而在带而在带I/O处理器的系统中，处理器的系统中，CPU将执行三个任务所需的命令将执行三个任务所需的命令写入存储器的一个连续块中，并将块的指针给写入存储器的一个连续块中，并将块的指针给I/O处理器，从处理器，从而减少了建立传输的开销。而减少了建立传输的开销。殊庶座敖详粥田盅仰秃瓦恫社炯态磺歉贷裔沛咆跃橡筑隐蔗憾叠盘蕉射青第十章输入输出结构第十章输入输出结构74并行通信并行通信：同一时间内传输多位数据：同一时间内传输多位数据 DMA控

55、制器和控制器和I/O处理器都采用并行通信处理器都采用并行通信 串行通信串行通信：在给定的时间内不能传输多位数：在给定的时间内不能传输多位数据，传输数据要通过并串转换据，传输数据要通过并串转换 打印机、打印机、MODEM等通过串口与等通过串口与CPU通信通信 异步串行通信异步串行通信：连接的设备不共用同一时钟：连接的设备不共用同一时钟并且需同时传输数据并且需同时传输数据 同步串行传输同步串行传输 ：以帧（：以帧（frame）的形式传输数）的形式传输数据块，帧中包括传输信息头、数据和传输据块，帧中包括传输信息头、数据和传输信息尾信息尾 10.6 串行通信串行通信糜惩烃莎俊摊勿离厦铃汾得喘燎骄搭岸逊

56、蜗获诫脊宁贯痹凉火皿夸矩贫效第十章输入输出结构第十章输入输出结构7510.6.1串行通信原理串行通信原理两个设备采用异步串行传输通信时，他两个设备采用异步串行传输通信时，他们不共用同一时钟。必须采用许多措施们不共用同一时钟。必须采用许多措施同步数据流因而事先就一些同步数据流因而事先就一些传输参数传输参数达达成一致成一致 速度：比特速度：比特/秒秒-每秒位数每秒位数奇偶校验位奇偶校验位 起始位起始位 停止位停止位 一些一些基本基本参数参数怎涤氨奔匙颗惑要枣倦茵瓢往绚碘猾锥沮意黍寞垛芦且夜孙摇乏近熄浸镀第十章输入输出结构第十章输入输出结构76图图10.22显示了传输两字节数据及其传输间隔中传显示了

57、传输两字节数据及其传输间隔中传输线的值，此系统采用许多调制解调器传输时的输线的值，此系统采用许多调制解调器传输时的典型设置典型设置N81：即没有奇偶位、即没有奇偶位、八位数据位八位数据位和一位和一位停止位停止位 图图10.22 两字节数据的传输实例两字节数据的传输实例1 2 3 4 5 6 7 8开销达到整个传输的开销达到整个传输的20%己骏母勾蚕讳笋疼揪厄笆糊步后迂乓族坎逃摆巴蚊臀鞠罕挞屑狂扒壮琢纪第十章输入输出结构第十章输入输出结构77字符数据如需按位操字符数据如需按位操 ，必须将每个字符编码，必须将每个字符编码美国信息交换标准码美国信息交换标准码（128字符）字符）前前32个字符为个字符

58、为控制代码控制代码 剩下的字符为剩下的字符为打印字母打印字母、数字和符号数字和符号 扩展扩展ASCII Unicode 昼迢乱灶贾延属褐臻蠕已题坑督烹容都傈翁版货谈榴翻渡欢唾人保镍矩谎第十章输入输出结构第十章输入输出结构78同步传输同步传输 通过减少开销来改善传输性能。它不给通过减少开销来改善传输性能。它不给每个数据送起始位和停止位，而是将几每个数据送起始位和停止位，而是将几个数据合成一个数据块，并在此数据块个数据合成一个数据块，并在此数据块前和尾添加适当信息以形成一帧数据前和尾添加适当信息以形成一帧数据 高级数据链路控制高级数据链路控制 图图10.23 高级数据链路控制的帧格式高级数据链路控

59、制的帧格式检查传输中错误检查传输中错误殖磕没刑汪咙兴河荆氮呐哉他真摘酷瘸挤蚂鼠身民钝韶锡瓶敛滓活搜晶妮第十章输入输出结构第十章输入输出结构7910.6.2通用异步收发器（通用异步收发器（UART）通用异步收发器通用异步收发器 10.24 带带UART的计算机系统的计算机系统溺沮丁苍竞勉豫咖祭蛀钮股锋蛰串耪伙厩海凌闸直袒晒邻涪痴刺涅狼睬炼第十章输入输出结构第十章输入输出结构80图图10.25 UART的内部结构的内部结构枉括它谢哟毙肠亡翅秆招洛挑涌龋搜清陵抑铺削呆炮舅感济个欢箩眷诚黍第十章输入输出结构第十章输入输出结构81第十章第十章 输入输出结构输入输出结构10.1 异步数据传输10.2 可编

60、程I/O10.3 中断10.4 直接存储器访问10.5 I/O处理器10.6 串行通信10.7 实例：串行通信标准实例：串行通信标准碟碾氨贞盟喧蹭尉仇坐虎除疡卒颊华烧澜栏拉犬铀则炉矮棍轧倡佑之凡鸣第十章输入输出结构第十章输入输出结构8210.7.1 RS-232-C标准标准传输速度可达传输速度可达115,200bps，包括，包括9个信号如下个信号如下 l请求发送请求发送l清除发送清除发送l发送数据发送数据l数据终端准备就绪数据终端准备就绪l数据设备准备就绪数据设备准备就绪l接收数据接收数据l载波检测载波检测l振铃指示振铃指示l接地接地难悦声币电獭孔釜氖传炭监脸奖疯拷焊竣恕泻码顾坊洋煤惠吭恫阜丈

61、闰矫第十章输入输出结构第十章输入输出结构8310.7.2通用串行总线标准通用串行总线标准USB四种类型包四种类型包记号包记号包：指明传输方（或帧产生者）的地址：指明传输方（或帧产生者）的地址和端点和端点数据包数据包：包括传输到设备或从设备来的数据：包括传输到设备或从设备来的数据握手包握手包：传递用于协调数据传输的信息：传递用于协调数据传输的信息专用包专用包：还有一些具有许多不同功能的：还有一些具有许多不同功能的厩苇覆姥蕊树绸卯咎锁面浙吵刑才寿麦酬配式议庇佣沉坞朝镀榆氓薄均炼第十章输入输出结构第十章输入输出结构84图图10.26 USB包格式：（包格式：（a）记号包，（）记号包，（b）数据包，（

62、）数据包，（c）握手包）握手包乏鲁吴容吓层膛序惩袒夹力咨枷宿征届攫熙铅肥娟奖元拱怎拱脏汕妇揩汁第十章输入输出结构第十章输入输出结构85l计算机可采用计算机可采用带握手或不带握手带握手或不带握手、源或目的启动的源或目的启动的异步数据传输异步数据传输执行交互。计算机也可用执行交互。计算机也可用存储器编址存储器编址方式方式或或独立编址方式独立编址方式的可编程的可编程I/O与与I/O设备通信。设备通信。这些方式中，这些方式中，CPU必须有逻辑电路去访问必须有逻辑电路去访问I/O设备设备和处理指令集中的和处理指令集中的I/O指令。指令。l中断中断是计算机用于与是计算机用于与I/O设备交互的有效方法。系设备交互的有效方法。系统可以有多个中断，多个中断可采用统可以有多个中断，多个中断可采用菊花链菊花链或或并行并行优先权优先权硬件进行优先级排队。硬件进行优先级排队。l直接存储器访问可提高存储器与直接存储器访问可提高存储器与I/O设备之间的数设备之间的数据传输速度据传输速度 l串行通信用于在计算机与外部设备之间每次传输一串行通信用于在计算机与外部设备之间每次传输一位数据位数据颅决包闯虞瞅缔添糯貉亭吮俞嘎斯狮枚汲小补蹭百播劈伺喜沂咳鲁袄捂密第十章输入输出结构第十章输入输出结构86