《半导体集成电路单沟道MOS逻辑集成电路课件》由会员分享，可在线阅读，更多相关《半导体集成电路单沟道MOS逻辑集成电路课件（62页珍藏版）》请在金锄头文库上搜索。
1、第六章第六章 单沟道单沟道MOS逻辑集成电路逻辑集成电路 内容提要内容提要内容提要内容提要1 1：各种单沟道：各种单沟道：各种单沟道：各种单沟道MOSMOS倒相器的结构分析、性能分析倒相器的结构分析、性能分析倒相器的结构分析、性能分析倒相器的结构分析、性能分析2 2：不同倒相器之间的比较：不同倒相器之间的比较：不同倒相器之间的比较：不同倒相器之间的比较3 3：单沟道：单沟道：单沟道：单沟道MOSMOS逻辑集成电路的构成逻辑集成电路的构成逻辑集成电路的构成逻辑集成电路的构成半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 MOS MOS逻辑集成电路是继双极型晶
2、体管集成电逻辑集成电路是继双极型晶体管集成电逻辑集成电路是继双极型晶体管集成电逻辑集成电路是继双极型晶体管集成电路获得应用之后迅速发展的另一类型集成电路。路获得应用之后迅速发展的另一类型集成电路。路获得应用之后迅速发展的另一类型集成电路。路获得应用之后迅速发展的另一类型集成电路。 由于采用电压控制型器件由于采用电压控制型器件由于采用电压控制型器件由于采用电压控制型器件MOSFETMOSFET，比之双，比之双，比之双，比之双极型集成电路，其突出优点是功耗低，占用芯片极型集成电路，其突出优点是功耗低，占用芯片极型集成电路，其突出优点是功耗低，占用芯片极型集成电路，其突出优点是功耗低，占用芯片面积小
3、，因此其集成度高，功耗小。这正好符合面积小，因此其集成度高，功耗小。这正好符合面积小，因此其集成度高，功耗小。这正好符合面积小，因此其集成度高，功耗小。这正好符合了集成电路的发展方向。可以广泛应用于航天，了集成电路的发展方向。可以广泛应用于航天，了集成电路的发展方向。可以广泛应用于航天，了集成电路的发展方向。可以广泛应用于航天，微处理机，空间技术，军事系统等领域。微处理机，空间技术，军事系统等领域。微处理机，空间技术，军事系统等领域。微处理机，空间技术，军事系统等领域。 最早出现的最早出现的最早出现的最早出现的MOSMOS逻辑集成电路是逻辑集成电路是逻辑集成电路是逻辑集成电路是P P沟沟沟沟M
4、OSMOS电电电电路。其突出的优点是制作容易成本低，但速度低，路。其突出的优点是制作容易成本低，但速度低，路。其突出的优点是制作容易成本低，但速度低，路。其突出的优点是制作容易成本低，但速度低，电源电压高。电源电压高。电源电压高。电源电压高。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 对一个对一个对一个对一个MOSMOS门电路，其状态的改变取决门电路，其状态的改变取决门电路，其状态的改变取决门电路，其状态的改变取决于对栅电容的充放电。因此速度及扇出都受栅于对栅电容的充放电。因此速度及扇出都受栅于对栅电容的充放电。因此速度及扇出都受栅于对栅电容的充放电。
5、因此速度及扇出都受栅电容的影响。这也是早期电容的影响。这也是早期电容的影响。这也是早期电容的影响。这也是早期MOSMOS电路的发展较电路的发展较电路的发展较电路的发展较缓的原因之一。缓的原因之一。缓的原因之一。缓的原因之一。 随着工艺技术的发展，出现了随着工艺技术的发展，出现了随着工艺技术的发展，出现了随着工艺技术的发展，出现了NMOSNMOS电电电电路。由于电子表面迁移率较空穴表面迁移率高路。由于电子表面迁移率较空穴表面迁移率高路。由于电子表面迁移率较空穴表面迁移率高路。由于电子表面迁移率较空穴表面迁移率高出两倍，因此在同样的几何尺寸下。出两倍，因此在同样的几何尺寸下。出两倍，因此在同样的几
6、何尺寸下。出两倍，因此在同样的几何尺寸下。NMOSNMOS管管管管的导通能力大大增强，意味着其工作速度更快。的导通能力大大增强，意味着其工作速度更快。的导通能力大大增强，意味着其工作速度更快。的导通能力大大增强，意味着其工作速度更快。另外，由于另外，由于另外，由于另外，由于NMOSNMOS管阈值电平较低，其电源电管阈值电平较低，其电源电管阈值电平较低，其电源电管阈值电平较低，其电源电压也相应降低。压也相应降低。压也相应降低。压也相应降低。 因此，目前因此，目前因此，目前因此，目前NMOSNMOS电路得到解决了广泛电路得到解决了广泛电路得到解决了广泛电路得到解决了广泛的应用。的应用。的应用。的应
7、用。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 为进一步提高电路性能，所谓短沟道为进一步提高电路性能，所谓短沟道为进一步提高电路性能，所谓短沟道为进一步提高电路性能，所谓短沟道MOSMOS电电电电路正迅速发展。主要有两种：路正迅速发展。主要有两种：路正迅速发展。主要有两种：路正迅速发展。主要有两种： 1 1高特性高特性高特性高特性MOSMOS（HMOSHMOS） 2 2双扩散双扩散双扩散双扩散MOSMOS（DMOSDMOS） 在线路设计上，则出现了在线路设计上，则出现了在线路设计上，则出现了在线路设计上，则出现了CMOSCMOS电路。它具电路。它具电路
8、。它具电路。它具有极低的功耗，较高的速度及较大的噪声容限，有极低的功耗，较高的速度及较大的噪声容限，有极低的功耗，较高的速度及较大的噪声容限，有极低的功耗，较高的速度及较大的噪声容限，且其集成度也大为提高。且其集成度也大为提高。且其集成度也大为提高。且其集成度也大为提高。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 从表中可以看出，综合各方面的参数考虑，从表中可以看出，综合各方面的参数考虑，从表中可以看出，综合各方面的参数考虑，从表中可以看出，综合各方面的参数考虑，MOSMOS电路，特别是电路，特别是电路，特别是电路，特别是CMOSCMOS电路是最符合现
9、代电电路是最符合现代电电路是最符合现代电电路是最符合现代电子技术发展的集成电路。子技术发展的集成电路。子技术发展的集成电路。子技术发展的集成电路。TTLTTLECL ECL I I2 2L LE/D MOSE/D MOSHMOS HMOS CMOS CMOS PC(mw) PC(mw) 10 10 25250.04 0.04 1 10.4 0.4 1010-2-21010-3-3 t tpdpd(ns) (ns) 10 10 2 225254 40.5 0.5 25 25 电路优值电路优值电路优值电路优值 100 100 50501 14 40.2 0.2 2.5102.510-1-11010
10、-2-2 电源电源电源电源(V) (V) 5 5-5.2 -5.2 0.8 0.8 4 48 8 2 24 4 3 315 15 逻辑摆幅逻辑摆幅逻辑摆幅逻辑摆幅 3 30.8 0.8 0.6 0.6 3 37 7 1 13 3 3 315 15 几种数字门电路的典型电特性几种数字门电路的典型电特性几种数字门电路的典型电特性几种数字门电路的典型电特性半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 在本篇的内容之先，我们已学过双极型逻辑在本篇的内容之先，我们已学过双极型逻辑在本篇的内容之先，我们已学过双极型逻辑在本篇的内容之先，我们已学过双极型逻辑电路，而在
11、电路形式上，电路，而在电路形式上，电路，而在电路形式上，电路，而在电路形式上，MOSMOS电路与双极电路有电路与双极电路有电路与双极电路有电路与双极电路有相似之处，我们可以参照双极电路来分析相似之处，我们可以参照双极电路来分析相似之处，我们可以参照双极电路来分析相似之处，我们可以参照双极电路来分析MOSMOS电电电电路。路。路。路。 另外，另外，另外，另外，MOSFETMOSFET是多子元件，是压控元件，是多子元件，是压控元件，是多子元件，是压控元件，是多子元件，是压控元件，而双极管是少子元件，电流控制元件。而双极管是少子元件，电流控制元件。而双极管是少子元件，电流控制元件。而双极管是少子元件
12、，电流控制元件。 因此，因此，因此，因此，MOSMOS电路不需考虑少子存贮效应，而电路不需考虑少子存贮效应，而电路不需考虑少子存贮效应，而电路不需考虑少子存贮效应，而主要考虑电容效应，而对压控电件，理论扇出为主要考虑电容效应，而对压控电件，理论扇出为主要考虑电容效应，而对压控电件，理论扇出为主要考虑电容效应，而对压控电件，理论扇出为无穷，但实际上负载能力受电容负载的限制。无穷，但实际上负载能力受电容负载的限制。无穷，但实际上负载能力受电容负载的限制。无穷，但实际上负载能力受电容负载的限制。 此外，此外，此外，此外，MOSFETMOSFET还具有衬底偏置效应，在电还具有衬底偏置效应，在电还具有衬
13、底偏置效应，在电还具有衬底偏置效应，在电路分析中，应注意其特点。路分析中，应注意其特点。路分析中，应注意其特点。路分析中，应注意其特点。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 在接触到在接触到在接触到在接触到MOSMOS电路之先，我们回顾一下电路之先，我们回顾一下电路之先，我们回顾一下电路之先，我们回顾一下MOSMOS管的基本知识。管的基本知识。管的基本知识。管的基本知识。 MOSFET MOSFET有四种类型：有四种类型：有四种类型：有四种类型：结构种类结构种类结构种类结构种类 工作方式工作方式工作方式工作方式 栅压栅压栅压栅压 特点特点特点特点
14、 P P沟道沟道沟道沟道 增强型增强型增强型增强型 负负负负 易制造工作、速度慢易制造工作、速度慢易制造工作、速度慢易制造工作、速度慢 耗尽型耗尽型耗尽型耗尽型 难于制造难于制造难于制造难于制造N N沟道沟道沟道沟道 增强型增强型增强型增强型 正正正正 制造复杂、速度快制造复杂、速度快制造复杂、速度快制造复杂、速度快 耗尽型耗尽型耗尽型耗尽型 正负均可正负均可正负均可正负均可 可在零栅压下工作可在零栅压下工作可在零栅压下工作可在零栅压下工作 在逻辑电路中，总是希望不另附加偏置电路，在逻辑电路中，总是希望不另附加偏置电路，在逻辑电路中，总是希望不另附加偏置电路，在逻辑电路中，总是希望不另附加偏置
15、电路，即在输入即在输入即在输入即在输入“0”“0”状态时输入管（驱动管）截止，状态时输入管（驱动管）截止，状态时输入管（驱动管）截止，状态时输入管（驱动管）截止，而输入而输入而输入而输入“1”“1”电平时，输入管导通，因而输入管电平时，输入管导通，因而输入管电平时，输入管导通，因而输入管电平时，输入管导通，因而输入管毫无例外地采用增强型管。毫无例外地采用增强型管。毫无例外地采用增强型管。毫无例外地采用增强型管。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件6-1电阻负载电阻负载MOS倒相器倒相器一、基本电路一、基本电路二、电路原理二、电路原理 T1为增强型
16、为增强型MOSFET Vi=“0” T截止截止 RMOSRL VO=“1” Vi =“1” T导通导通 RMOSRL VO=“0” 实现了倒相器的功能。实现了倒相器的功能。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件三、特性分析三、特性分析三、特性分析三、特性分析 类似于双极型晶体管倒相器，我们也以其电压类似于双极型晶体管倒相器，我们也以其电压类似于双极型晶体管倒相器，我们也以其电压类似于双极型晶体管倒相器，我们也以其电压传输特性来描述传输特性来描述传输特性来描述传输特性来描述MOSMOS倒相器的静态特性。倒相器的静态特性。倒相器的静态特性。倒相器的静态
17、特性。 对负载对负载对负载对负载R RL L： V VOO= = V VDDDDI IL LR RL L 对对对对MOSMOS管：管：管：管： 饱和区饱和区饱和区饱和区 非饱和区非饱和区非饱和区非饱和区 空载条件下空载条件下空载条件下空载条件下 I IL L= = I ID D 联立求解，可得联立求解，可得联立求解，可得联立求解，可得V VOO V Vi i 关系关系关系关系半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 采用图解法采用图解法采用图解法采用图解法 因因因因I IDSDS= =I IL L，将负载线，将负载线，将负载线，将负载线V VDDDD
18、- -V VDSDS I IL L 画在画在画在画在T TI I 输输输输出特性曲线中，得到一系列交点，每一点对应一出特性曲线中，得到一系列交点，每一点对应一出特性曲线中，得到一系列交点，每一点对应一出特性曲线中，得到一系列交点，每一点对应一组（组（组（组（V VOO 、V Vi i），列于），列于），列于），列于V VO O V Vi i 坐标中，得到坐标中，得到坐标中，得到坐标中，得到V VO O V Vi i曲线。曲线。曲线。曲线。 从中可以看出：从中可以看出：从中可以看出：从中可以看出： V Vomaxomax = =V VDDDD ； V Vominomin与与与与R RL L 有关
19、，为减小有关，为减小有关，为减小有关，为减小V VOLOL 则则则则R RL L尽可能大；尽可能大；尽可能大；尽可能大； 过渡区特性与过渡区特性与过渡区特性与过渡区特性与R RL L有关，有关，有关，有关，R RL L越大，过渡区越窄。越大，过渡区越窄。越大，过渡区越窄。越大，过渡区越窄。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 四、特点：四、特点： 从电特性来看，电阻负载从电特性来看，电阻负载MOS倒倒相器要求相器要求RL 越大越好，特别是在集成越大越好，特别是在集成电路中，由于尽量采用最小面积电路中，由于尽量采用最小面积MOS管，使得其导通电阻管
20、，使得其导通电阻RMOS相当大，这相当大，这对集成化很不利，因而除了在大跨导对集成化很不利，因而除了在大跨导MOS电路中，一般都不使用。电路中，一般都不使用。 半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件- E/E饱和负载饱和负载MOS倒相器倒相器 所谓所谓所谓所谓E/E MOSE/E MOS倒相器，即采用一个倒相器，即采用一个倒相器，即采用一个倒相器，即采用一个增强型增强型增强型增强型MOSMOS管代替负载电阻，这样驱动管代替负载电阻，这样驱动管代替负载电阻，这样驱动管代替负载电阻，这样驱动管、负载管均为增强型管、负载管均为增强型管、负载管均为增强型管
21、、负载管均为增强型MOSFETMOSFET，故称，故称，故称，故称E/E MOSE/E MOS倒相器。倒相器。倒相器。倒相器。 按照负载管的工作状态，按照负载管的工作状态，按照负载管的工作状态，按照负载管的工作状态， E/E MOS E/E MOS倒相器又分饱和负载与非饱和负载两类。倒相器又分饱和负载与非饱和负载两类。倒相器又分饱和负载与非饱和负载两类。倒相器又分饱和负载与非饱和负载两类。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 1 1、基本电路：、基本电路：、基本电路：、基本电路： 2 2、电路原理：、电路原理：、电路原理：、电路原理： 以一个饱和
22、以一个饱和以一个饱和以一个饱和MOSFETMOSFET代替大电阻代替大电阻代替大电阻代替大电阻RLRL饱和条件下饱和条件下饱和条件下饱和条件下 ： V VDSDS V VGSGS V VT T不考虑衬底效应时不考虑衬底效应时不考虑衬底效应时不考虑衬底效应时 （V VSBSB 0 0时，时，时，时， V VT T 0 0。衬底效应）。衬底效应）。衬底效应）。衬底效应） V VDSLDSL= =V VGSGSL L 满足满足满足满足 V VDSLDSL V VGSLGSLVVT T故为饱和负载故为饱和负载故为饱和负载故为饱和负载 半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路
23、课件集成电路课件 3 3、特性分析：、特性分析：、特性分析：、特性分析： a a：电压传输特性：电压传输特性：电压传输特性：电压传输特性 图解法：图解法：图解法：图解法： 先找出负载线先找出负载线先找出负载线先找出负载线 V VDSLDSLI IDSLDSL 依据依据依据依据 I IDSLDSL= =I IDSIDSI V VOO= = V VDSIDSI = =V VDDDDV VDSLDSL 将负载线画出在将负载线画出在将负载线画出在将负载线画出在T TI I的输出特性曲线中，得到一系的输出特性曲线中，得到一系的输出特性曲线中，得到一系的输出特性曲线中，得到一系列交点。于是每一个交点对应一
24、组列交点。于是每一个交点对应一组列交点。于是每一个交点对应一组列交点。于是每一个交点对应一组V VOO 、V Vi i值，将值，将值，将值，将其联立曲线，便得到电压传输特性曲线。其联立曲线，便得到电压传输特性曲线。其联立曲线，便得到电压传输特性曲线。其联立曲线，便得到电压传输特性曲线。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 b b：输出特性：输出特性：输出特性：输出特性 按照按照按照按照 I IDSIDSI= =I IDSLDSL= =K KL L(V(VGSLGSL- -V VTLTL) )2 2 当当当当V Vi i =0=0时：时：时：时：
25、T TI I 截止截止截止截止 I IDSIDSI= =I IDSLDSL=0=0 此时，此时，此时，此时，T TL L 也截止也截止也截止也截止 V VDSLDSL= =V VTLTL V V0 0= =V VDDDD V VTLTL 存在一个阈值损失存在一个阈值损失存在一个阈值损失存在一个阈值损失 半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 当当当当V Vi i 上升至上升至上升至上升至V Vi i V VTI TI 时，时，时，时，V VOO 开始下降开始下降开始下降开始下降 当当当当V VOO V Vi iV VT T 时时时时（V VOOV
26、VDSLDSL V VGSIGSIV VTI TI ，满足饱和条件），满足饱和条件），满足饱和条件），满足饱和条件） I IDSLDSL= =K KL L( (V VGSLGSL- -V VTLTL) )2 2 = = K KL L( (V VDDDD- - V VOO - -V VTLTL) )2 2 = = I IDSI DSI = = K KI I( (V Vi i- - V VT T) )2 2 可见可见可见可见V VOO V Vi i为线性关系，倒相器为线性关系，倒相器为线性关系，倒相器为线性关系，倒相器KK因子比越因子比越因子比越因子比越大，曲线越陡，过渡区越小，抗干扰性能越强大，
27、曲线越陡，过渡区越小，抗干扰性能越强大，曲线越陡，过渡区越小，抗干扰性能越强大，曲线越陡，过渡区越小，抗干扰性能越强 半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 当当当当V Vi i 继续上升，使得继续上升，使得继续上升，使得继续上升，使得T TI I 进入非饱和状态传输进入非饱和状态传输进入非饱和状态传输进入非饱和状态传输特性进入非线性区特性进入非线性区特性进入非线性区特性进入非线性区 以以以以 V VOHOH = =V VDDDD- -V VTLTL 归一化归一化归一化归一化 当当当当V Vi i 进一步增大时，输出进一步增大时，输出进一步增大时，
28、输出进一步增大时，输出V VOLOL 此时此时此时此时V VOOV VOHOH 半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 换一种表达方式：换一种表达方式：换一种表达方式：换一种表达方式： 比较比较比较比较V VOHOH ，V VOLOL 由于由于由于由于V VOLOL 由两管跨导之比决定，故称有比电路。由两管跨导之比决定，故称有比电路。由两管跨导之比决定，故称有比电路。由两管跨导之比决定，故称有比电路。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 c c直流噪声容限直流噪声容限直流噪声容限直流噪声容限 与与与与
29、TTLTTL电路类似电路类似电路类似电路类似 增大增大增大增大 ，V VDDDD 可提高噪声容限。可提高噪声容限。可提高噪声容限。可提高噪声容限。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 d d瞬态特性瞬态特性瞬态特性瞬态特性 设：设：设：设：忽略忽略忽略忽略MOSMOS管本身的瞬态过程；管本身的瞬态过程；管本身的瞬态过程；管本身的瞬态过程； 输入为阶跃方波；输入为阶跃方波；输入为阶跃方波；输入为阶跃方波； 输出端全部电容等效为输出端全部电容等效为输出端全部电容等效为输出端全部电容等效为C CL L。 1 1、下降时间：、下降时间：、下降时间：、下降
30、时间： 设：设：设：设：V Vi i = “0”“1” = “0”“1”T TL L = “1”“0” = “1”“0” 此时电容通过此时电容通过此时电容通过此时电容通过T TI I 放电：放电：放电：放电： V VO O 逐渐下降逐渐下降逐渐下降逐渐下降半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件设忽略设忽略设忽略设忽略T TL L 管电流管电流管电流管电流 初始，初始，初始，初始，T TI I饱和导通：饱和导通：饱和导通：饱和导通：V VOO V Vi i V VT T由于由于由于由于C CL L 放电，放电，放电，放电，V VOO 下降至下降至下降
31、至下降至V VOO V VDDDD + +V VT T 则：则：则：则：V VOHOH = = V VDD DD 消除了阈值损失消除了阈值损失消除了阈值损失消除了阈值损失 由由由由： V VGGGG V VDDDD + +V VT T V VDDDD V VGGGG V VT T V VDS DS V VDDDD+V+VT2T2 就可以克服阈值损失。就可以克服阈值损失。就可以克服阈值损失。就可以克服阈值损失。此时：此时：此时：此时： V VOH OH =V=VDDDD V VDD DD V VT3T3 +V +VDDDD V VDDDD+V+VT2T2于是克服阈值损失的条件：于是克服阈值损失的
32、条件：于是克服阈值损失的条件：于是克服阈值损失的条件： 注意注意注意注意V VT2T2，V VT3T3 应考虑衬底偏置效应。应考虑衬底偏置效应。应考虑衬底偏置效应。应考虑衬底偏置效应。 半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件2 2、低电平问题、低电平问题、低电平问题、低电平问题 当当当当V Vi i由由由由“0”“0”跳变到时跳变到时跳变到时跳变到时“1”“1”时，时，时，时，T1T1导通，导通，导通，导通，V VOO 下降，此时，下降，此时，下降，此时，下降，此时，V VOO 下降也会反映到下降也会反映到下降也会反映到下降也会反映到V VA A，
33、显，显，显，显然，然，然，然，V VA A下降将导致下降将导致下降将导致下降将导致T T2 2导通较差，这对于低导通较差，这对于低导通较差，这对于低导通较差，这对于低电平是有利的。电平是有利的。电平是有利的。电平是有利的。注意稳态条件下：注意稳态条件下：注意稳态条件下：注意稳态条件下： V VA A= V= VDDDD-V-VT3T3 T T2 2 工作于饱和状态工作于饱和状态工作于饱和状态工作于饱和状态显然：显然：显然：显然： V VOHOH = V = VDDDD-V-VT2T2-V-VT3T3故自举负载倒相器适宜于动态运用故自举负载倒相器适宜于动态运用故自举负载倒相器适宜于动态运用故自举
34、负载倒相器适宜于动态运用半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件3 3、工作速度问题、工作速度问题、工作速度问题、工作速度问题 当当当当V Vi i由由由由“1”“1”跳变至跳变至跳变至跳变至“0”“0”时时时时，T T1 1截截截截止，止，止，止，T T2 2导通，导通，导通，导通，V VOO上升上升上升上升 。V VOO的上升被的上升被的上升被的上升被C Cb b耦耦耦耦合到合到合到合到A A点点点点 ： V VA A= = V VDDDD- -V VT2T2+ +VVOO= =V VGG2GG2 即随着即随着即随着即随着V VOO的上升，负载管
35、的栅极电的上升，负载管的栅极电的上升，负载管的栅极电的上升，负载管的栅极电位被抬高，因此导通能力增加，上升速位被抬高，因此导通能力增加，上升速位被抬高，因此导通能力增加，上升速位被抬高，因此导通能力增加，上升速度加快，故有利于提高电路的速度。度加快，故有利于提高电路的速度。度加快，故有利于提高电路的速度。度加快，故有利于提高电路的速度。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件三特点三特点三特点三特点 1 1消除了阈值损失；消除了阈值损失；消除了阈值损失；消除了阈值损失； 2 2提高了速度；提高了速度；提高了速度；提高了速度； 3 3 R R要求不大，
36、有利于提高集成度。要求不大，有利于提高集成度。要求不大，有利于提高集成度。要求不大，有利于提高集成度。四改进四改进四改进四改进 增加电位提供管增加电位提供管增加电位提供管增加电位提供管T T4 4 ； 稳态：稳态：稳态：稳态：V VOHOH = = V VDDDD- - V VT4T4 或者增加一高阻值电阻或者增加一高阻值电阻或者增加一高阻值电阻或者增加一高阻值电阻R R； 稳态：稳态：稳态：稳态：V VOHOH = = V VDDDD半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件- E/MOS倒相器倒相器 E/E MOS E/E MOS饱和负载电路存在三
37、大缺点，于是饱和负载电路存在三大缺点，于是饱和负载电路存在三大缺点，于是饱和负载电路存在三大缺点，于是提出了非饱和负载，自举电路进行改进。就自举提出了非饱和负载，自举电路进行改进。就自举提出了非饱和负载，自举电路进行改进。就自举提出了非饱和负载，自举电路进行改进。就自举电路来说，性能已得到很大改进，但电路却复杂电路来说，性能已得到很大改进，但电路却复杂电路来说，性能已得到很大改进，但电路却复杂电路来说，性能已得到很大改进，但电路却复杂了，特别是引入电容，增加了面积，因此不是最了，特别是引入电容，增加了面积，因此不是最了，特别是引入电容，增加了面积，因此不是最了，特别是引入电容，增加了面积，因此
38、不是最佳方案。佳方案。佳方案。佳方案。 仔细分析可看出，仔细分析可看出，仔细分析可看出，仔细分析可看出，E/E MOSE/E MOS倒相器的缺点均倒相器的缺点均倒相器的缺点均倒相器的缺点均与增强型负载管有关，如为提供充电电流，与增强型负载管有关，如为提供充电电流，与增强型负载管有关，如为提供充电电流，与增强型负载管有关，如为提供充电电流，T TL L 的的的的栅极与电源相连，因此造成了阈值损失。栅极与电源相连，因此造成了阈值损失。栅极与电源相连，因此造成了阈值损失。栅极与电源相连，因此造成了阈值损失。 从结构上进一步改进，出现了从结构上进一步改进，出现了从结构上进一步改进，出现了从结构上进一步
39、改进，出现了E/D MOSE/D MOS倒相倒相倒相倒相器，获得了成功。器，获得了成功。器，获得了成功。器，获得了成功。 半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 一、基本电路一、基本电路一、基本电路一、基本电路 二、电路原理二、电路原理二、电路原理二、电路原理 采用耗尽元件作负载，在零栅压下，采用耗尽元件作负载，在零栅压下，采用耗尽元件作负载，在零栅压下，采用耗尽元件作负载，在零栅压下，T TD D 可导通，于是没有阈值损失。可导通，于是没有阈值损失。可导通，于是没有阈值损失。可导通，于是没有阈值损失。 上升过程中，如果上升过程中，如果上升过程中，
40、如果上升过程中，如果T TD D饱和导通饱和导通饱和导通饱和导通 （V VDSDS V VGSGS- -V VT T） 则：则：则：则：I IDSLDSL= = K KD D（V VGSGS- -V VTDTD）2 2= =K KD DV VTDTD2 2 与与与与V VDSDS无关，具有恒流特性，因而具有不无关，具有恒流特性，因而具有不无关，具有恒流特性，因而具有不无关，具有恒流特性，因而具有不随时间而变的向负载电容充电的电流，速度随时间而变的向负载电容充电的电流，速度随时间而变的向负载电容充电的电流，速度随时间而变的向负载电容充电的电流，速度得到了改进。得到了改进。得到了改进。得到了改进。
41、半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 三静态分析三静态分析1 1、输出特性：、输出特性：、输出特性：、输出特性： V Vi i =“0” =“0”时时时时 T TE E截止截止截止截止 T TD D导通导通导通导通 V VOHOH= = V VDDDD V Vi i =“1” =“1”时时时时 T TD D饱和饱和饱和饱和 T TE E非饱和非饱和非饱和非饱和 K KE E 2 2（V VDDDD- -V VTETE）V VOLOL- - V VOLOL2 2= = K KD DV VTDTD2 2 V VOLOL与与与与V VTDTD 、V V
42、TETE 、K KE E/ / K KD D 有关，且更强有关，且更强有关，且更强有关，且更强烈依赖于烈依赖于烈依赖于烈依赖于V VTDTD 。可以通过调节。可以通过调节。可以通过调节。可以通过调节 V VTDTD 来控制来控制来控制来控制V VOLOL ，故基本上可以看作无比电路，故基本上可以看作无比电路，故基本上可以看作无比电路，故基本上可以看作无比电路半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 2 2、传输特性、传输特性、传输特性、传输特性 采用图解法作出电压传输特性曲线采用图解法作出电压传输特性曲线采用图解法作出电压传输特性曲线采用图解法作出电
43、压传输特性曲线V VOO V Vi i 先作出负载管伏先作出负载管伏先作出负载管伏先作出负载管伏安特性曲线安特性曲线安特性曲线安特性曲线 I I （V VDDDD- -V VOO） 隐含隐含隐含隐含V VOO 再反映到驱动管输出特性曲线再反映到驱动管输出特性曲线再反映到驱动管输出特性曲线再反映到驱动管输出特性曲线 I I （V Vi i- -V VOO） 隐含隐含隐含隐含V Vi i ，V VOO 得到一系列（得到一系列（得到一系列（得到一系列（V Vi i，V VOO）的工作点，将工）的工作点，将工）的工作点，将工）的工作点，将工作点描在作点描在作点描在作点描在V Vi i，V VOO 坐标
44、系，便得到坐标系，便得到坐标系，便得到坐标系，便得到V VOO V Vi i关系关系关系关系曲线。曲线。曲线。曲线。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 分段讨论：分段讨论：分段讨论：分段讨论：ABAB段：段：段：段：V Vi i V VTETE， T TE E 截止，截止，截止，截止， T TD D 非饱和导通非饱和导通非饱和导通非饱和导通 V VOHOH= V= VDDDDBCBC段：段：段：段：T TE E 饱和，饱和，饱和，饱和， T TD D 非饱和非饱和非饱和非饱和 I IDSEDSE= = I IDSDDSD 抛物线关系抛物线关系抛
45、物线关系抛物线关系CDCD段：段：段：段：T TD D ，T TE E 均饱和均饱和均饱和均饱和 V VDSEDSE，V VDSDDSD均与均与均与均与V Vi i 无关，故无关，故无关，故无关，故V VOO与与与与V Vi i无无无无 关，因此垂直下降关，因此垂直下降关，因此垂直下降关，因此垂直下降DEDE段：段：段：段： T TD D 饱和，饱和，饱和，饱和，T TE E 非饱和，非线性下降非饱和，非线性下降非饱和，非线性下降非饱和，非线性下降半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 几点结论：几点结论：几点结论：几点结论：1 1、传输特性与、传
46、输特性与、传输特性与、传输特性与 关系不大，基本上是无关系不大，基本上是无关系不大，基本上是无关系不大，基本上是无比电路；比电路；比电路；比电路；2 2、V VTDTD对传输特性影响很大，对传输特性影响很大，对传输特性影响很大，对传输特性影响很大，V VTDTD越小，越小，越小，越小，传输特性越好，但传输特性越好，但传输特性越好，但传输特性越好，但V VTDTD 太小要影响速度，太小要影响速度，太小要影响速度，太小要影响速度，且受衬底效应影响，可能出现沟道消失，且受衬底效应影响，可能出现沟道消失，且受衬底效应影响，可能出现沟道消失，且受衬底效应影响，可能出现沟道消失，从而影响从而影响从而影响从
47、而影响V VOHOH。 通常，通常，通常，通常，I IDSDDSD太大，功耗大，影响电太大，功耗大，影响电太大，功耗大，影响电太大，功耗大，影响电路优值，路优值，路优值，路优值，I IDSDDSD太小，速度慢，因此应适太小，速度慢，因此应适太小，速度慢，因此应适太小，速度慢，因此应适当选择。当选择。当选择。当选择。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 3 3、直流噪声容限、直流噪声容限、直流噪声容限、直流噪声容限 严格地计算关门电平与开门电平：令严格地计算关门电平与开门电平：令严格地计算关门电平与开门电平：令严格地计算关门电平与开门电平：令可得到
48、两个点可得到两个点可得到两个点可得到两个点V Vi1i1，V Vi2 i2 。 称单位增益点。称单位增益点。称单位增益点。称单位增益点。 上单位增益点在上单位增益点在上单位增益点在上单位增益点在BCBC段：段：段：段：关门电压：关门电压：关门电压：关门电压： 下单位增益点在下单位增益点在下单位增益点在下单位增益点在DEDE段：段：段：段：开门电压开门电压开门电压开门电压: : 均与均与均与均与V VTETE ，V VTDTD ， 有关，且有关，且有关，且有关，且V VNMLNML与与与与V VNMHNMH的设计存在矛盾。的设计存在矛盾。的设计存在矛盾。的设计存在矛盾。半导体集成电路单沟道半导体
49、集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 实际上，我们希望实际上，我们希望实际上，我们希望实际上，我们希望V VNMLNML，V VNMHNMH 均大，因此存在均大，因此存在均大，因此存在均大，因此存在一个最佳设计。一个最佳设计。一个最佳设计。一个最佳设计。 注意转折电压注意转折电压注意转折电压注意转折电压与与与与V VTETE ，V VTD TD ， 有关，而最佳抗干扰设计对应于有关，而最佳抗干扰设计对应于有关，而最佳抗干扰设计对应于有关，而最佳抗干扰设计对应于 一般一般一般一般V VTETE取取取取1V1V，考虑速度，功耗，低电平，以及，考虑速度，功耗，低电平，以及，考虑
50、速度，功耗，低电平，以及，考虑速度，功耗，低电平，以及衬底效应等，一般取衬底效应等，一般取衬底效应等，一般取衬底效应等，一般取 V VTDTD = -2V = -2V，这样，这样，这样，这样 可取可取可取可取1212。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 四瞬态特性四瞬态特性 分析方法与分析方法与分析方法与分析方法与E/E MOSE/E MOS倒相器完全一致。倒相器完全一致。倒相器完全一致。倒相器完全一致。上升过程：上升过程：上升过程：上升过程： V Vi i 由由由由“1”“1”跳变到跳变到跳变到跳变到“0”“0”，T TE E截止，截止，截止
51、，截止，T TD D导通，导通，导通，导通，V VDDDD通过通过通过通过T TD D对对对对C CL L充电。充电。充电。充电。下降过程：下降过程：下降过程：下降过程： V Vi i 由由由由“0”“0”跳变到跳变到跳变到跳变到“1”“1”，T TE E 、T TD D均导通，均导通，均导通，均导通，C CL L通过通过通过通过T TE E放电。放电。放电。放电。下降时间下降时间下降时间下降时间 ： 由于由于由于由于C CL L 瞬态电流很大，忽略瞬态电流很大，忽略瞬态电流很大，忽略瞬态电流很大，忽略I IDSDDSD，这样，这样，这样，这样 i ic c =I =IDSEDSE，与，与，与
52、，与E/E MOSE/E MOS倒相器下降时间完全一致。倒相器下降时间完全一致。倒相器下降时间完全一致。倒相器下降时间完全一致。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件上升时间：上升时间：上升时间：上升时间：V Vi i =“0”=“0”， T TE E截止，截止，截止，截止，T TD D导通导通导通导通 V VDSDDSD = V = VDDDDV VOO 当当当当V VOO V V VGSDGSD - V - VTDTD 因而因而因而因而T TD D处于饱和区处于饱和区处于饱和区处于饱和区 当当当当V VOO V VDDDD +V +VTDTD
53、时时时时 V VDSDDSD V 0.9V 0.9VDDDD ，则：则：则：则： t tr r = t = tr1r1=0.8 =0.8 C CL LV VDDDD / / I IONON C CL LV VDDDD / / I IONON 与与与与V VTDTD 有关，考虑衬底偏置效应：有关，考虑衬底偏置效应：有关，考虑衬底偏置效应：有关，考虑衬底偏置效应： 随随随随V VOO 增加，增加，增加，增加，VVTDTD ，V VTDTD ，I IONON 下降下降下降下降 当当当当V VOO=0=0时：时：时：时： V VTDTD = V = VTDOTDO 当当当当V VOO=V=VOHOH=
54、V=VDDDD时：时：时：时： V VTDTD = V = VTDOTDO+V+VTDTD（VDDVDD）在计算中，通常取其平均值在计算中，通常取其平均值在计算中，通常取其平均值在计算中，通常取其平均值 V VTDTD = V = VTDOTDO+V+VTDTD（V VDDDD）半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件五电路优值五电路优值平均静平均静态功耗：功耗： 与与KD，VTD 有关，有关，设计中，由于中，由于VTD 受多因素受多因素的限制（工的限制（工艺，速度等），往往通，速度等），往往通过改改变KD，而不是改而不是改变VTD来来调节功耗，而功
55、耗，而KD的改的改变则是是调节 的问题了。的问题了。 半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件瞬态功耗：瞬态功耗：瞬态功耗：瞬态功耗： 设忽略下降时间，则倒相器工作设忽略下降时间，则倒相器工作设忽略下降时间，则倒相器工作设忽略下降时间，则倒相器工作于开关状态时最大工作频率为：于开关状态时最大工作频率为：于开关状态时最大工作频率为：于开关状态时最大工作频率为：总功耗：总功耗：总功耗：总功耗： 平均延迟时间：平均延迟时间：平均延迟时间：平均延迟时间： 电路优值：电路优值：电路优值：电路优值： 半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集
56、成电路课件集成电路课件六特点六特点六特点六特点1 1消除了阈值损失，消除了阈值损失，消除了阈值损失，消除了阈值损失，V VOH OH = = V VDDDD，可在低电，可在低电，可在低电，可在低电源电压下工作；源电压下工作；源电压下工作；源电压下工作；2 2采用耗尽型负载，负载电流恒定，速度采用耗尽型负载，负载电流恒定，速度采用耗尽型负载，负载电流恒定，速度采用耗尽型负载，负载电流恒定，速度快；快；快；快；3 3尽管仍为有比电路，但调节尽管仍为有比电路，但调节尽管仍为有比电路，但调节尽管仍为有比电路，但调节V VTDTD可保证可保证可保证可保证V VOLOL 的要求，因而可提高集成度；的要求，
57、因而可提高集成度；的要求，因而可提高集成度；的要求，因而可提高集成度；4 4直流噪容大，抗干扰能力强；直流噪容大，抗干扰能力强；直流噪容大，抗干扰能力强；直流噪容大，抗干扰能力强；5 5功耗增大。功耗增大。功耗增大。功耗增大。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 七七E/D MOS倒相器设计倒相器设计 1 1确定确定确定确定V VTETE ，V VTDTD V VTETE 的选取主要考虑抗干扰能力的选取主要考虑抗干扰能力的选取主要考虑抗干扰能力的选取主要考虑抗干扰能力 它可以比它可以比它可以比它可以比E/EE/E电路取得高些，以提高低电平抗电路取
58、得高些，以提高低电平抗电路取得高些，以提高低电平抗电路取得高些，以提高低电平抗干扰能力；干扰能力；干扰能力；干扰能力； V VTD TD 主要考虑衬底效应下功能具备功能，并主要考虑衬底效应下功能具备功能，并主要考虑衬底效应下功能具备功能，并主要考虑衬底效应下功能具备功能，并在速度与功耗之间作出折衷。在速度与功耗之间作出折衷。在速度与功耗之间作出折衷。在速度与功耗之间作出折衷。 2 2确定确定确定确定K KD D 通常首先是满足速度指标，再考虑通常首先是满足速度指标，再考虑通常首先是满足速度指标，再考虑通常首先是满足速度指标，再考虑功耗功耗功耗功耗半导体集成电路单沟道半导体集成电路单沟道MOSM
59、OS逻辑逻辑集成电路课件集成电路课件3 3确定确定确定确定K KE E（ ） 对对对对V VOLOL ，要求，要求，要求，要求 大于某值；大于某值；大于某值；大于某值； 对对对对V VSWSW ，要求，要求，要求，要求 在某范围在某范围在某范围在某范围（V VSWSW = =V VTE TE ）。）。）。）。 两者矛盾时，先照顾两者矛盾时，先照顾两者矛盾时，先照顾两者矛盾时，先照顾V VOLOL 。 而对抗干扰能力作出一定的牺牲。而对抗干扰能力作出一定的牺牲。而对抗干扰能力作出一定的牺牲。而对抗干扰能力作出一定的牺牲。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成
60、电路课件6-5 静态静态MOS电路电路 我们已经介绍了几种我们已经介绍了几种我们已经介绍了几种我们已经介绍了几种MOSMOS倒相器，倒相器，倒相器，倒相器，本节在此基础上再介绍一些基本的单元电本节在此基础上再介绍一些基本的单元电本节在此基础上再介绍一些基本的单元电本节在此基础上再介绍一些基本的单元电路，这些单元电路是路，这些单元电路是路，这些单元电路是路，这些单元电路是LSILSI中的常用单元。中的常用单元。中的常用单元。中的常用单元。 值得注意的是，本节中介绍的场为值得注意的是，本节中介绍的场为值得注意的是，本节中介绍的场为值得注意的是，本节中介绍的场为N N沟沟沟沟MOSMOS电路，因而采
61、用正逻辑，对于电路，因而采用正逻辑，对于电路，因而采用正逻辑，对于电路，因而采用正逻辑，对于P P沟沟沟沟电路，一般采用负逻辑。电路，一般采用负逻辑。电路，一般采用负逻辑。电路，一般采用负逻辑。 根据摩根定理，正逻辑的根据摩根定理，正逻辑的根据摩根定理，正逻辑的根据摩根定理，正逻辑的“ “与与与与” ”相当相当相当相当于负逻辑的于负逻辑的于负逻辑的于负逻辑的“ “或或或或” ”。因此，只要进行逻辑。因此，只要进行逻辑。因此，只要进行逻辑。因此，只要进行逻辑变换，这里的讨论同样适于变换，这里的讨论同样适于变换，这里的讨论同样适于变换，这里的讨论同样适于P P沟电路。沟电路。沟电路。沟电路。 半导
62、体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件 静态静态静态静态MOSMOS电路有三个特点：电路有三个特点：电路有三个特点：电路有三个特点： 1 1、可在直流电压下工作，当完成一个、可在直流电压下工作，当完成一个、可在直流电压下工作，当完成一个、可在直流电压下工作，当完成一个逻辑功能后，只要条件不变，其结果可逻辑功能后，只要条件不变，其结果可逻辑功能后，只要条件不变，其结果可逻辑功能后，只要条件不变，其结果可长期稳定保存；长期稳定保存；长期稳定保存；长期稳定保存； 2 2、电路形式与双极型电路类似；、电路形式与双极型电路类似；、电路形式与双极型电路类似；、电路
63、形式与双极型电路类似； 3 3、各种复杂电路可分解为基本倒相器、各种复杂电路可分解为基本倒相器、各种复杂电路可分解为基本倒相器、各种复杂电路可分解为基本倒相器电路。电路。电路。电路。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件静态静态静态静态MOSMOS门电路的构成原则：门电路的构成原则：门电路的构成原则：门电路的构成原则： 1 1、输入管串连构成、输入管串连构成、输入管串连构成、输入管串连构成“ “与与与与” ”逻辑，输入管并逻辑，输入管并逻辑，输入管并逻辑，输入管并联构成联构成联构成联构成“ “或或或或” ”逻辑。逻辑。逻辑。逻辑。 2 2、共用负载
64、。、共用负载。、共用负载。、共用负载。 3 3、原则上，单管门逻辑仍然适用。、原则上，单管门逻辑仍然适用。、原则上，单管门逻辑仍然适用。、原则上，单管门逻辑仍然适用。 按照这三条基本原则，静态按照这三条基本原则，静态按照这三条基本原则，静态按照这三条基本原则，静态MOSMOS门电门电门电门电路可以方便的设计其逻辑关系路可以方便的设计其逻辑关系路可以方便的设计其逻辑关系路可以方便的设计其逻辑关系半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件a a与非门，与门与非门，与门与非门，与门与非门，与门 电路形式：电路形式：电路形式：电路形式： 逻辑关系：逻辑关系：逻
65、辑关系：逻辑关系： F F = = 特点：特点：特点：特点： 输入管串联，输入管串联，输入管串联，输入管串联，V VOLOL ，因此要求，因此要求，因此要求，因此要求T TA A，T TB B有更小的等效阻抗，即，应用更大有更小的等效阻抗，即，应用更大有更小的等效阻抗，即，应用更大有更小的等效阻抗，即，应用更大的的的的 ，因此串联数目一般在三个以下。，因此串联数目一般在三个以下。，因此串联数目一般在三个以下。，因此串联数目一般在三个以下。 与非门后加一级倒相器即为与门。与非门后加一级倒相器即为与门。与非门后加一级倒相器即为与门。与非门后加一级倒相器即为与门。半导体集成电路单沟道半导体集成电路单
66、沟道MOSMOS逻辑逻辑集成电路课件集成电路课件b b或非门，或门或非门，或门或非门，或门或非门，或门电路形式：电路形式：电路形式：电路形式：逻辑关系：逻辑关系：逻辑关系：逻辑关系： 特点：特点：特点：特点： 在最坏的情况下，也有一个输入管导通在最坏的情况下，也有一个输入管导通在最坏的情况下，也有一个输入管导通在最坏的情况下，也有一个输入管导通以得到低电平，因此，不要求增大以得到低电平，因此，不要求增大以得到低电平，因此，不要求增大以得到低电平，因此，不要求增大 ， 因因因因而电路中采用较多。而电路中采用较多。而电路中采用较多。而电路中采用较多。 或非门后加一级倒相器即为或门或非门后加一级倒相
67、器即为或门或非门后加一级倒相器即为或门或非门后加一级倒相器即为或门半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件c c、与或非门、与或非门、与或非门、与或非门 电路形式：电路形式：电路形式：电路形式： 逻辑关系：逻辑关系：逻辑关系：逻辑关系： 特点：与特点：与特点：与特点：与“ “与非与非与非与非” ”门相同门相同门相同门相同半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件d d、异或门、异或门、异或门、异或门电路一：电路一：电路一：电路一： 第一级第一级第一级第一级: : T T1 1，T T2 2输入管，输入管，输入
68、管，输入管， T T3 3负载管；负载管；负载管；负载管； 第二级第二级第二级第二级: : T T4 4输入管，输入管，输入管，输入管， T T5 5负载管。负载管。负载管。负载管。逻辑：逻辑：逻辑：逻辑：特点：结构简单特点：结构简单特点：结构简单特点：结构简单. .半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件电路二：电路二：电路二：电路二： 第一级第一级第一级第一级 ：T T1 1，T T2 2 ，T T3 3 构成或非门；构成或非门；构成或非门；构成或非门； 第二级第二级第二级第二级：T T4 4，T T5 5 ，T T6 6 ，T T7 7 构成与
69、或非门。构成与或非门。构成与或非门。构成与或非门。逻辑关系：逻辑关系：逻辑关系：逻辑关系：半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件e e、驱动门、驱动门、驱动门、驱动门 MOS MOS管是压控元件，理论上其扇出管是压控元件，理论上其扇出管是压控元件，理论上其扇出管是压控元件，理论上其扇出为无穷大，实际运用中受到对负载电容为无穷大，实际运用中受到对负载电容为无穷大，实际运用中受到对负载电容为无穷大，实际运用中受到对负载电容充放电速度的限制，要保证一定的工作充放电速度的限制，要保证一定的工作充放电速度的限制，要保证一定的工作充放电速度的限制，要保证一定的
70、工作速度，则其扇出便受到限制。速度，则其扇出便受到限制。速度，则其扇出便受到限制。速度，则其扇出便受到限制。 因此，因此，因此，因此，MOSMOS电路中也有驱动电路，电路中也有驱动电路，电路中也有驱动电路，电路中也有驱动电路，通常采用推挽输出，以降低功耗，一般通常采用推挽输出，以降低功耗，一般通常采用推挽输出，以降低功耗，一般通常采用推挽输出，以降低功耗，一般称驱动门。称驱动门。称驱动门。称驱动门。半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件电路：电路：电路：电路： 反相驱动反相驱动反相驱动反相驱动 同相驱动同相驱动同相驱动同相驱动 T T1 1、T T
71、2 2构成倒相器，构成倒相器，构成倒相器，构成倒相器，T T3 3、T T4 4 大跨导输出管大跨导输出管大跨导输出管大跨导输出管特点：特点：特点：特点：阈值损失；阈值损失；阈值损失；阈值损失； V VOHOH= = V VDDDD 2 2V VT T，加提拉管加提拉管加提拉管加提拉管V VOHOH= = V VDDDD V VT T 速度慢；速度慢；速度慢；速度慢； T T3 3、T T4 4 总有一个导通，另一个截止，静态功总有一个导通，另一个截止，静态功总有一个导通，另一个截止，静态功总有一个导通，另一个截止，静态功 耗几乎为零。耗几乎为零。耗几乎为零。耗几乎为零。半导体集成电路单沟道半
72、导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件自举推挽电路：自举推挽电路：自举推挽电路：自举推挽电路：第一级：第一级：第一级：第一级：T T1 1、T T2 2 、T T6 6 C Cb b、C Cs s组成自举负载倒相器组成自举负载倒相器组成自举负载倒相器组成自举负载倒相器第二级：第二级：第二级：第二级： T T3 3，T T5 5组成推挽输出组成推挽输出组成推挽输出组成推挽输出电路，电路，电路，电路，T T4 4提拉管提拉管提拉管提拉管 特点：特点：特点：特点：速度高；速度高；速度高；速度高； 功耗略大；功耗略大；功耗略大；功耗略大； 稳态时，稳态时，稳态时，稳态时，V V
73、OHOH= = V VDDDD 3 3V VT T ，故加提拉管，故加提拉管，故加提拉管，故加提拉管 半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件三态输出电路：三态输出电路：三态输出电路：三态输出电路： 由两个由两个由两个由两个“ “或非或非或非或非” ”门及门及门及门及推挽输出管构成。推挽输出管构成。推挽输出管构成。推挽输出管构成。逻辑：逻辑：逻辑：逻辑： TSC=“0” TSC=“0”时，使能时，使能时，使能时，使能 F F= =A A TSC=“1” TSC=“1”时，禁止时，禁止时，禁止时，禁止 F F与与与与A A无关无关无关无关 输出为输出为输出为输出为“1”“1”，“0”“0”，隔离三种状态，隔离三种状态，隔离三种状态，隔离三种状态，故称三态输出电路。应用于故称三态输出电路。应用于故称三态输出电路。应用于故称三态输出电路。应用于LSILSI及及及及VLSIVLSI中。中。中。中。 半导体集成电路单沟道半导体集成电路单沟道MOSMOS逻辑逻辑集成电路课件集成电路课件
