《2022年数字机原理宣贯》由会员分享，可在线阅读，更多相关《2022年数字机原理宣贯（4页珍藏版）》请在金锄头文库上搜索。
1、数字机原理一般情况下，均将调谐器与解调器合在一起，称为TUNER 。其中调谐又由前置放大器、变频器、锁相还、带通滤波器、中频放大器、AGC 电路和移相器等组成。来自高频的RF 信号，进入前置放大器进行低噪声前置放大，经滤波后送到变频器。主CPU 通过 I2C总线控制 PLL 电路，使PLL 输出随频道参数改变的信号，控制变频器将RF 信号转换成频率为36MHZ 的中频信号。中频采用宽带放大形式，用于放大中频信号的幅度，使之达到A/D 转换所需的信号电平。带通滤波用于消除邻频干扰，抑制镜像噪声，提高信噪比。由于A/D 转换器要求输入信号的幅度基本保持稳定，在中频放大器中加入了自动增益控制电路。在
2、中频信号输入端的信号发生变化时，AGC 自动控制前置放大器和中频器的增益， 使输出的中频信号电平基本保持稳定。调谐器的输出端有一个900移相器， 可将中频放大器输出的信号分成两个相位相差900的中频信号，艰险表示内相位的I 信号和表示正交相位的Q 信号。解调包含 A/D 转换器、 QPSK 解调器、 VITERBI解码器和前向纠错单元。双A/D 转换器用来将调谐输出的 I、Q 信号转换成两路6 位字长的数字信号，送到QPSK（四相相移键控）解调器进行解调，还原成调制前的数字信号。解调器输出的数据信号经匹配成形滤波器滤波后，在VITERBI解码器中用去交织算法解出不同比率的卷积编码，得到最佳的F
3、EC（前向误码校正） 。VITERBI解码器输出的数据经过里德-索罗门解码，产生以188 个字节为一块的数据码流再用伪随机序列进行解扰处理后，输出符合MPEG-2 标准的传输码流，送到解码复用器和解码器作进一步处理。2.传输码流解码复用器除包含解码复用器和PES 解扰器处，还集成了一个嵌入式32 位 CPU 系统， 3个 RS-232 接口，1 个 IEEE1284 并行接口， 1 个 10 基以太网接口和若干通用I/0 接口，以及 DRAM 控制器，SMART 卡接口和 I2C 总线接口等。内部结构图如下所示。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - -
4、- - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 4 页 - - - - - - - - - 它具有如下特征：可接收速率达60MBPS 的串行传输码流和13MBPS 的并行传输码流。使用具有 32 个入口的 PID 表，可处理30 个用户节目PID，一个音频PID 和一个视频PID。每个输出的基本码流（音频和视频）都有一个256 字节的传输缓冲器。具有音频和视频PES 流的扩展频道缓冲区。可管理 32 个支持 PID 的周期缓冲区。可从传输数据中恢复节目时钟基准。由于传输码流是一种包含了多种成份的复用码流，对于多路单载波 （MCPC）而言， 传输码流中包
5、含了若干套节目，每个节目又包含了音频、视频和传输数据；对于单路单载波（SCPC）而言，传输码流中包含了音频、视频和传输数据等部分。目前的MPEG-2 解码器只能解码单个音频或视频信号，因此，解码必须对传输码流解复用，将其分解成只包含音频或视频的基本码流。芯片内的解码复用器包括传输码流解码复用器和节目流解码复用器。前者用来将多路单载波中的多套节目分解成只含有一套节目的节目流，后者用来将节目流分解成只含有音、视频和传输数据的基本码流。解码复用器由信道FIFO（先进先出）和PID 处理器组成。芯片使用其内部的PID 处理器人信道FIFO 取得传输数据，并通过编程从传输数据中提取选择节目的音频、视频P
6、ES 数据、节目专用信息（PSI） 、服务信息（ S1）和保密数据。 PID 处理器内有一个包含30 个入口（ 0-29）的 PID 表，这些入口定义了音频、视频和保密 PES 数据。解码复用过程实际上是一个分析处理过程，PID 处理器通过对传输数据包进行分析，取出所选择节目的PID 表的入口，得到所选节目的音、视频PES，从而将音、视频码流分解开来。MPEG-2 解码器MPEG-2 解码器包括音频解码器、视频器、OSD 控制器、 信道接口、 视频显示接口和音频PCM 接口电路。视频解码器为MPEG-2 主类和主级解码器，主要由可变长度编码器、反量器、反离散佘弦变换单元和运动补偿单元组成。运动
7、补偿单元包括：场、帧运动补偿、双基预测、关系运动矢量。视频解码器还包括交替块扫描， 3：2 下拉和 1/8 精度的扫描。其中VLG 通过检测视频PES 包中的包头，提取控制信息，并按照 MPEG-2 编码格式将视频码流分解成8*8 数据块和运动矢量，经反量化后送到IDCT 单元，将反量化频率域块进行反离散佘弦变换，产生16*16 的宏块。运动补偿单元从DRAM 中读取参考帧块数据，然后和来自 IDCT 单元的 8*8 变换块的非预测块相加，形成重建块，即还原成编码压缩前的原始图像数据，然后输出符合 ITU-R 建议 601 格式的视频数据。音频解码器的解码过程与此相拟，它分析音频PES 包，能
8、用448kbps 的码率和相应的采样率在全范围内对 MPEG 音频的 1 层和 2 层的两个声道解码。它首先对音频码流进行比特分配解码，然后进行标度因子解码，接着进行反量化和子带综合滤波，最后输出PGM 立体声数据。视频解码器和音频码器都使用外部存储器作为缓冲器，它包含四个缓冲器，即视频有效负载、 视频 PES头、音频有效负载和音频PES 头缓冲器。视频和音频有效负载缓冲器是视频频道和声道缓冲器。PES头缓冲器保存最近的头信息，外部微处理器可以在任何时候读PES 头缓冲器中的内容，提取时间标记来同步视频音频。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - -
9、- - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 4 页 - - - - - - - - - 芯片内的视频显示接口用于运动视频（FMV ）色差信号 r 和 Cb 的垂直抽取；片内的FIR 滤波器用于Y、 r 和 Cb 的水平抽取。然后通过视频接口输出到视频编码器。可用片上的多相位内插滤波器，在分辨率低于720X480 时插入图像到满屏幕显示。该滤波器是64 抽头的过采样滤波器，能为每两个输入采样提供八个输出采样。滤波器系数可固定作为窗口同步功能。这些滤波器还能使用摄像和扫描插入期间重建精度为1/8 像素的图像。芯片内的 OSD 控制器允许在解码的视频顶部迭加
10、文本和图形，这些迭加的文本和图形可在输出前与解码的视频在数字上混合。迭频数据的摄像和扫描也不影响迭加数据的位置。4.控制电路主 GPU、程序存储器（EPROM 或 FLAEH ） 、数据存储器（DRAM,SDRAM） 、总线驱动器和各种接口电路组成的控制电路是机器的控制中心。主要的作用是控制和协调各部分电路的工作，完成整机系统的初始化和测试、安全处理、通信口协议处理及PSI 表的管理等任务。按照设计的程序完成机器的各种功能，以及通过操作面板接口和IR 遥控器接口与使用者进行人机对话。主 CPU 采用嵌入式32 位 CPU（MIPS） ，该 CPU 兼容于 MOTOROLA68340 。它包含内
11、部总线和外部总线，内部总线的数据线和地址线均为32 位，外部总线有24 位地线， 16 位数据线，以读/写、片选和中断等控制信号线。 内部线和外部总线通过C2P 总线桥进行仲裁。嵌入式 GPU 主要用于系统控制和传输码流的输入输出控制。程序存储器采用4M 位 FLASH ，内装用于实现机器各种控制功能的软件。数据存储器采用4M 位 DRAM 和 16M 位 SDRAM ，分别用来存储各种控制数据和传输码流，并可用作解码时的帧缓冲器和各种数据缓冲器。主 CPU 通过 I2C 总线直接与QPSK 解调器、 E2ROM 和视频编码器相接，控制这几部分电路完成各自的功能。5.视频编码器视频编码器采用B
12、B 公司生产的Bt864，这是一种高性能的PAL/NTSG 编码器，其作用是将由视频解码器输入的 4：2： 2 格式的视频数据进行D/A 转换，按照 ITU-R601 建议的要求， 将视频信号变换成符合NISG或 PAL 制式的模拟电视信号，并以GVBS 复合视频信号、 RGB 信号（用于SGART 接口）或 S视频信号输出，内部方框图如图所示。它的数据输入分为8 位和 16 位两种方式， 8 位方式通过P（ 7-0）口输入，其顺序为CB0Y0CR1Y1CR2Y2CR3Y3;16位方式可通过设置YC16 寄储器位选择，其中Y 数据通过Y（7-0）口输入，复合CB 和 CR 数据通过P（7-0）
13、口输入。这些信号在视频编码器中分别经过亮、色处理单元处理后，相加成为CVBS 信号，然后送往D/A 转换器；或经亮、色处理后，编码成RGB 信号送往D/A 转换器。模拟电视信号的输出有标准方式和RGB 输出两种方式。 在标准方式里，D/A 转换器可输出两路复合视频 CVBS 信号和 S视频（YC ）信号。在 RGB 输出方式中，可与模拟RGB 共同输出一路复合视频信号睚这种方式中，将采样4：2：2YCRCB 数字视频分量到4：4：4，并用来产生复合视频，以及变换成RGB 色空间去驱动RGB D/A 转换器。模拟RGB 还支持欧洲SCART/PERITV接口。它还支持图文电视。图文编码通过一个两
14、线接口TTXDA和 TTXREQ 、以及通过I2C 接口编程的内部名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 4 页 - - - - - - - - - 寄储器完成，内部寄储器可通过设置某些位来允许或禁止图文和TTXREQ 开始或停止编程。6、音频 D/A 转换器音频 D/A 转换器是一种具有可编程锁相环（PLL ）的立体声数模转换器，其作用是将由音、视频解码器输出 PCM 音频数据转换成具有左右声道的模拟立体声音频信号。它包括串行输入音频数据接口、具有功能控制的8
15、倍过采样数字滤波器、 多电平调制器、 数模变换 DAC 、模拟低通滤波器、模拟控制单元、可编程PLL 系统等。内部组成框图如下其中 PLL 电路可从外部27MHZ 基准频率中产生256FS 或 384FS 的系统时钟频率。并能进行9 种不同的采样频率编程，由各种编程频率再产生内部的采样时钟信号，可编程 PLL 能提供 18 种系统频率， 以适应内部变换的需要。操作显示面板由键盘和数码显示器组成。键盘作为人机接口，供人们利用按键或遥控器对机器进行人工控制；显示器主要用来显示机器正在接收的频道信号。电源电源采用脉宽调制式开关稳压电源。这种电源具有功耗小、转换效率高、工作可靠、保护完善和稳压范围宽等
16、特点。其电路主要由输入滤波电路、逆变器、保护电路和输出电路等部分组成。3.3V 主要用来向解码复用器、解码器、解调器等电路供电。5V 用来向音频D/A 转换器、音频放大器、调谐器等电路供电。22V 在主 CPU 的控制下输出13/18V 电压，用来向LNB （高频头）供电，垂直方向时供给13V 电压，水平极化方向时供给18V 电压。 30V 电压用来向调谐器中的AGC 电路供电。 12V 电压用来驱动极轴天线。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 4 页 - - - - - - - - -
