2022年电子应用技术基础

上传人:人*** 文档编号:567258121 上传时间:2024-07-19 格式:PDF 页数:24 大小:1.03MB
返回 下载 相关 举报
2022年电子应用技术基础_第1页
第1页 / 共24页
2022年电子应用技术基础_第2页
第2页 / 共24页
2022年电子应用技术基础_第3页
第3页 / 共24页
2022年电子应用技术基础_第4页
第4页 / 共24页
2022年电子应用技术基础_第5页
第5页 / 共24页
点击查看更多>>
资源描述

《2022年电子应用技术基础》由会员分享,可在线阅读,更多相关《2022年电子应用技术基础(24页珍藏版)》请在金锄头文库上搜索。

1、1 / 24 电子技术基础1、在电子技术领域里,为了便于存储、分析和传输,常将模拟信号进行编码,即把它转换为数字信号, 利用数字逻辑这一强有力的工具来分析和设计复杂的数字电路或数字系统,为信号的存储、分析和传输创造硬件环境。2、模拟信号是时间连续、数值也连续的物理量,它具有无穷多的数值。3、电子系统中一般均含有模拟和数字两种构件: 模拟电路是系统中必需的组成部分。但为便于存储、分析或传输信号,数字电路更具优越性。4、在数字电路中,常用二进制数来量化连续变化的模拟信号,而二进制数正好是用二值数字逻辑中的数字1 和 0 来表示的,这样就可借助复杂的数字系统( 例如计算机 ) 来实现信号的存储、分析

2、和传输。5、数字信号在时间上和数值上均是离散的,常用数字0 和 1 来表示。这里的0 和 1 不是十进制数中的数字,而是逻辑0 和逻辑 1,因而称之为二值数字逻辑或简称数字逻辑。6、设周期性数字波形的高电平持续6ms ,低电平持续10ms,求占空比q。解: 37.5% 7、脉冲波形上升时间的定义是,从脉冲幅值的10% 上升到 90% 所经历的时间。 脉冲宽度则定义为脉冲幅值的50% 的两个时间点所跨越的时间。8、每秒钟所传输数据的位数称为数据率或比特率。9、现代数字电路是用半导体工艺制成的若干数字集成器件构造而成。逻辑门是其基本单元。存储器是用来存储二值数据的数字电路。从整体来看, 数字电路可

3、分为组合逻辑电路和时序逻辑电路两大类。10、当前两种主要的逻辑门电路是什么TTL CMOS 11、为什么在计算机或数字系统中通常采用二进制数?答:二进制的数字装置简单可靠,所用元件少二进制的基本运算规则简单,运算操作方便。12、格雷码的特点答:相邻的两个码组之问仅有一位不同. 因而常用于模拟量的转换中,当模拟量发生微小变化而可能引起数字量发生变化时,格雷码仅改变1 位,这样与其他码同时改变两位或多位的情况相比更为可靠,即可减少出错的可能性。13、在分析和设计数字电路时,所使用的数学工具是逻辑代数( 又称布尔代数) 。逻辑代数是精选学习资料 - - - - - - - - - 名师归纳总结 -

4、- - - - - -第 1 页,共 24 页2 / 24 按一定的逻辑规律进行运算的代数,虽然它和普通代数一样也是用字母表示变量,但两种代数中变量的含义是完全不同的。14、只有当一件事的几个条件全部具备之后,这件事才发生,这种关系称为与逻辑。15、当一件事情的几个条件中只要有一个条件得到满足,这件事就会发生。这种关系称为或逻辑。16、一件事情的发生是以其相反的条件为依据。这种逻辑关系称为非逻辑。17、由于模拟信息具有连续性,实用上难于存储、分析和传输; 应用二值数字逻辑构成的数字电路或数字系统较易克服这些困难,其实质是利用数字l 和 0 来表示信息18、数字系统中常用二进制数来表示数据。所谓

5、二进制是以2 为基数的计数体制,其中数字1 和 0 分别表示对立的两个逻辑状态。在集成电路中容易实现。一个n 位的二进制数可以表示 2n个数据。19、十六进制是二进制的简写,它是以16 为基数的计数体制,常用于数字电子技术、微处理器、 计算机和数据通信中。任意一种格式的数可以在十六进制、二进制和十进制之问相互转换。20、一数字信号的波形如图所示,试问该波形所代表的二进制数是什么?解: 0101 1010 21、试就下列的逻辑值给出相应的数字波形,设高电平1)电压为 5 V,低电平( 0) 电压为0 V; (1)001100110011 (2) 0111010 (3) 11110111101 2

6、2、将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD码(要求转换误差不大于 2-4) :(1) 43 (2) 254.25 解: (1) 43D=101011B=53O=2BH;43 的 BCD编码为 0100 0011BCD。(2) 254.25D=11111110.01B=376.2O=FE.4H; 0010 0101 0100.0010 0101BCD。23、将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD码(要求转换误差不大于 2-4) :(1) 127 (2) 2.718 解: (1) 127D=1111111B=177O=7FH;127 的 BC

7、D编码为 0001 0010 0111BCD 。(2) 2.718D=10.1011 0111B=2.56O=2.B7H;0010.0111 0001 1000BCD 。24、将二进制数101001B转换为十六进制码:解: 101001B=29H 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页,共 24 页3 / 24 25、将二进制数11.01101B 转换为十六进制码:解: 11.01101B=3.68H 26、将下列十进制转换为十六进制数:(1) 500D (2) 0.34D 解: (1) 500D=1F4H (2) 0.34D=0.

8、570AH 27、将下列十进制转换为十六进制数:(1) 59D (2) 1002.45D 解: (1) 59D=3BH (2) 1002.45D=3EA.7333H 28、将下列十六进制数转换为二进制数: (1) 23F.45H (2) A040.51H 解: (1) 23F.45H=10 0011 1111.0100 0101B (2) A040.51H=1010 0000 0100 0000.0101 0001B 29、将下列十六进制数转换为十进制数: (1) 103.2H (2) A45D.0BCH 解: (1) 103.2H=259.125D (2) A45D.0BCH=41024.0

9、46D 30、下图是数据选择器逻辑图,根据其逻辑图写出功能表答:精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页,共 24 页4 / 24 31、下图是1 位数值比较器的真值表,请根据真值表写出1 位数值比较器的逻辑表达式:答:32、下图是1 位数值比较器的真值表,请根据真值表画出1 位数值比较器的逻辑图:答:33、一编码器的真值表如下所示,试用或非门和反相器设计出该编码器的逻辑电路。解:精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页,共 24 页5 / 24 _0123_0123_012

10、3_0123012301230123012301237IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIID_0123_0123_01230123012301236IIIIIIIIIIIIIIIIIIIIIIIID_0123_01235IIIIIIIID_0123_0123_01234IIIIIIIIIIIID_0123_01233IIIIIIIID_0123_01232IIIIIIIID51DD70DD34、试设计一个10 位总线B=B9 B0 的状态标志逻辑电路。当任1 位总线为0 时,输出P为 0, 另外还要求用4 位输出状态S3 ,S2,S1,S0区分是哪1 位总线

11、为0,当同时有几位总线都为 0 时,则指示出其中的最高位。解:0123456789BBBBBBBBBBP精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页,共 24 页6 / 24 989893BBBBBS7896789567894567892BBBBBBBBBBBBBBBBBBS7654892BBBBBBS78967893456789234567891BBBBBBBBBBBBBBBBBBBBBBS78968934589245891BBBBBBBBBBBBBBBBS97895678934567891234567890BBBBBBBBBBBBBB

12、BBBBBBBBBBBS9785683468124680BBBBBBBBBBBBBBBS35、用译码器74138 和适当的逻辑门实现函数解:7640mmmmABCCABCBACBAF36、译码器的功能如表所示,用逻辑门设计该译码器。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页,共 24 页7 / 24 37、译码器的功能如表所示,用74138 设计该译码器。38、数据选择器如图所示,并行输人数据I3I2I1I0=1010,控制端 X=0,A1A0的态序为00、01、 10、11,试画出输出端L 的波形。解:精选学习资料 - - - - -

13、 - - - - 名师归纳总结 - - - - - - -第 7 页,共 24 页8 / 24 39、 74151 的连接方式和各输入端的输入波形如图所示。画出输出端Y的波形解:7260422100mDmDmDmmDmEY40、应用 74151 实现如下逻辑功能154mmmCBACBACBAY解:精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 8 页,共 24 页9 / 24 41、应用 74151 实现如下逻辑功能Y=A BC=7421mmmmABCBCACBACAB解:42、试用三个3 输人端与门和一个或门实现语句“AB ” ,A 和 B均为两

14、位二进制数。解:00100111001100111100111111BAABABBABABABABABABABABABAFBA43、试用五个双输人端或门和一个与门实现语句“AB,A 和 B均为两位二进制数。44、试用两个半加器和一个或门构成一全加器。(1) 写出 S和 Ci 的逻辑表达式; (2) 画出逻辑图。解:1iCBAS1iiCBAABC45、设计一个半减器精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 9 页,共 24 页10 / 24 解:BABASBAC46、设计一个全减器11111iiiiiCBAABCCBACBACBAS11111i

15、iiiiiCABBABAABCBCACBACBAC47、试证明等式48、触发器是具有记忆功能的逻辑电路,每个触发器能够存储1 位二进制数据, 是时序逻辑电路的基本单元。49、触发器按电路结构分类有基本RS触发器、同步触发器、主从触发器和边沿触发器。50、基本 RS触发器属于电平触发51、同步触发器和主从触发器属于脉冲触发,如果是负跳变触发,输入信号必须在正跳变前加入。52、边沿触发器是脉冲边沿触发,可以是正跳沿触发,也可以是负跳沿触发。输入信号在触发沿到来前 ( 只要满足建立时间) 加入。53、 按功能分类有RS触发器、JK触发器、T触发器和 D触发器。RS触发器具有约束条件RS=0,T触发器

16、和D触发器的功能比较简单,JK 触发器的逻辑功能最为灵活,由它可以作RS触发器使用,也可以方便地转换成T 触发器和D触发器。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 10 页,共 24 页11 / 24 54、电路结构和触发方式与功能没有必然的联系:比如JK 触发器既有主从式的,也有边沿式的 : 主从式触发器和边沿触发器都有RS、JK、 D 功能触发器 . 55、分析电路的功能,列出真值表。解:S R Q 0 0 1 1 0 1 0 1 保持0 1 不定56、如图所示的触发器的CP 、R、S信号波形如图所示,画出Q和Q的波形,设初态Q=0。解

17、:精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 11 页,共 24 页12 / 24 57、由与或非门组成的同步RS触发器如图所示,试分析其工作原理并列出功能表。解:58、设主从 JK 触发器的初始状态为0,CP 、J、K信号如图所示,试画出触发器Q端的波形。解:59、逻辑电路如图所示,已知CP和 A的波形,画出触发器Q端的波形,设触发器的初始状精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 12 页,共 24 页13 / 24 态为 0。解:nnnnnnQAQQAQKQJQ1_CPQRn60、 D触

18、发器逻辑符号如图所示,用适当的逻辑门,将D触发器转换成T 触发器。解:nnQTDQ161、 D触发器逻辑符号如图所示,用适当的逻辑门,将D触发器转换成RS触发器。解:nnQRSDQ162、 D触发器逻辑符号如图所示,用适当的逻辑门,将D触发器转换成JK 触发器。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 13 页,共 24 页14 / 24 解:nnnQKQJDQ163、画出一个简单的倒T 形电阻网络D/A 转换器解:64:画出双积分A/D 转换器各处的工作波形精选学习资料 - - - - - - - - - 名师归纳总结 - - - - -

19、- -第 14 页,共 24 页15 / 24 答:65、倒 T 形电阻网络D/A 转换器的特点答:电阻网络队值仅有两种,即R和 R;各 2R支路电流I1 与相应的D1数码状态无关,是一定值 ; 由于支路电流流向运放反相端时不存在传输时间,因而具有较高的转换速度。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 15 页,共 24 页16 / 24 67、在权电流型D/A 转换器的特点答:在权电流型D/A 转换器中, 由于恒流源电路和高速模拟开关的运用使其具有精度高、转换快的优点。68、 不同的 A/D 转换方式具有各自的特点,在要求转换速度高的场合

20、,选用并行A/D 转换器 ;在要求精度高的情况,可以采用双积分A/D 转换器,当然也可选用高分辫率的其他形式A/D转换器, 但会增加成本。 由于逐次比较型A/D 转换器在一定程度上兼顾了以上两种转换器的优点,因此得到普通应用。69、 A/D 转换器和D/A转换器的主要技术参数是转换精度和转换速度。70、 10 位倒 T形电阻网络D/A转换器如图所示,当R=Rf时,试求输出电压的取值范围。解:BnREFON2VvREF1010REFOV1024102301202Vv71、 10 位倒 T形电阻网络D/A 转换器如图所示,当R=Rf时,若要求电路输入数字量为200H时输出电压VO=5V,试问 VR

21、EF应取何值?解:H2002V510REF5121024V5REFV10VREF精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 16 页,共 24 页17 / 24 72、 n 位权电阻D/A 转换器如图所示,试推导输出电压vO与输入数字量的关系式;解:BfREFONRRVv73、n 位权电阻D/A 转换器如图所示,如n=8,VREF=-10V,当 Rf=81R时,如输入数码为20H,试求输出电压值。解:V403245H20810vO74、下图为一权电阻网络和梯形网络相结合的D/A 转换电路。试证明:当r=8R 时,电路为8 位的二进制码D/A 转

22、换器;解: r=8R,开关 D=1 ,进行电流分配,否则没接VREF精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 17 页,共 24 页18 / 24 fOREF4REF5REF6REF7rRvR8VDR4VDR2VDRVDrVfO445566777REFrRvD2D2D2D2R2VrV对于左边权电阻网络,例如当开关D3=1,电流为RVVrREF当开关 D3=0时,电流为RVr,合起来可写成RVVDrREF3rVR8VVDR4VVDR2VVDRVVDrrREF0rREF1rREF2rREF3rVR8V15DD2D2D2R8Vrr012233REF

23、R8V15rVNR8Vrr3REFR8V15R8VNR8Vrr3REF3REFrN16VVfO445566777REFrRvD2D2D2D2R2VR8VfO445566777REF3REFRvD2D2D2D2R2VN16R8VfO3445566777REFRvND2D2D2D2R2VB7fREFONR2RVv75、下图为一权电阻网络和梯形网络相结合的D/A 转换电路。试证明:当r=4.8R 时,该电路为 2 位的 BCD码 D/A 转换器。解: k=4.8R fO445566777REFrRvD2D2D2D2R2VrV精选学习资料 - - - - - - - - - 名师归纳总结 - - -

24、- - - -第 18 页,共 24 页19 / 24 rVR8V15DD2D2D2R8Vrr012233REFR8V15R8 .4VDD2D2D2R8Vrr012233REF012233REFrrDD2D2D2R8VR8. 4V9R8. 4V3REFrNR8VR8. 4V103REFrNV06.0VfO445566777REF3REFRvD2D2D2D2R2VR8 .4NV06.0fO456273REF3REFRvDD2D2D2R8VR80NVH3REF3REFfONR80V10R80NVRv3H3REFfONN10R80VRv3H3fREFONN10R80RVv76、由 AD7520组成双

25、极性输出D/A 转换器如图所示,根据电路写出输出电压vO的表达式。解:BFBB10FREFORRVNR2RVv77、由 AD7520组成双极性输出D/A 转换器如图所示,试问为实现2 的补码,双极性输出电路应如何连接,电路中VB、RB、VREF和片内的R应满足什么关系?精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 19 页,共 24 页20 / 24 解:将 D9求反, RF=R,RB=2R ,VB=-VREF78、可编程电压放大器电路如图所示,推导电路电压放大倍数的表达式;解:B10REFB10FREFIN2VNR2RVvREFOVvB10IO

26、VN2vvA79、可编程电压放大器电路如图所示,当输入编码为001H和 3FFH时,电压放大倍数分别为多少;解:当 NB=001H时, AV=1024;当 NB=3FFH时, AV=1024/1023 80、可编程电压放大器电路如图所示,试问当输入编码为000H时,运放 A1处于什么状态?;精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 20 页,共 24 页21 / 24 解:当 NB=000H时, A1处于饱和状态。81、在图所示并行比较型A/D 转换器中, VREF=7V,试问电路的最小量化单位等于多少?解:最小量化单位=14V/15。5/1

27、52.4V7/15 ,故编码为011。 =7V/15 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 21 页,共 24 页22 / 24 82、在图所示并行比较型A/D 转换器中, VREF=7V,当 vI=2.4V 时输出数字量D2D1D0=?解: 5/152.4V7/15 ,故编码为011。83、在图所示并行比较型A/D 转换器中, VREF=7V,当 vI=2.4V 时的量化误差为多少?精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 22 页,共 24 页23 / 24 解:=7V/15 84、

28、一计数型A/D 转换器如图所示。试分析其工作原理。解: (1) 首先 CR脉冲将计数器清0。(2) 控制端 C低电平有效,同时封锁数字量的输出。然后计数器开始工作。开始时D/A精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 23 页,共 24 页24 / 24 转换器输出电压Ov为 较小,故 vC为高, 计数加计数。 当计数器增加到一定数值后,vIOv,vC变为低电平,计数器停止工作。(3) 控制端 C置高,封锁计数器,同时将计数器的内容输出,即为A/D 转换结果。的作用为输入电压必须大于给定值加最小量化单位的一半,方能进行加计数。这可以保证转换的

29、精度不会超过。85、某双积分A/D 转换器中,计数器为十进制计数器,其最大计数容量为(3000)D。已知计数时钟脉冲频率fCP=30kHz,积分器中R=100k ,C=1 F,输入电压vI的变化范围为05V。试求第一次积分时间T1;解:s1 .0103013000TT3C1186、某双积分A/D 转换器中,计数器为十进制计数器,其最大计数容量为(3000)D。已知计数时钟脉冲频率fCP=30kHz,积分器中R=100k ,C=1 F,输入电压vI的变化范围为05V。试求积分器的最大输出电压maxOV;解:V55101101001 .0VTVV63axIm1PmaxO87、某双积分A/D 转换器中,计数器为十进制计数器,其最大计数容量为(3000)D。已知计数时钟脉冲频率fCP=30kHz,积分器中R=100k ,C=1 F,输入电压vI的变化范围为05V。当 VREF=10V,第二次积分计数器计数值=(1500)D时输入电压的平均值VI为多少?解:IREF1VV53000101500VV1REFIV 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 24 页,共 24 页

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 建筑/环境 > 施工组织

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号