《内存器件介绍》由会员分享，可在线阅读，更多相关《内存器件介绍（10页珍藏版）》请在金锄头文库上搜索。
1、内存泛指计算机系统中存放数据与指令的半导体存储单元。它包括RAM （Random Access Memory，随机存取存储器）、ROM （Read Only Memory，只读存 储器）。因为RAM是其中最主要的存储器，整个计算机系统的内存容量主要由 它的容量决定，所以人们习惯将RAM直接称为内存。RAM已经在之前介绍过 了，这里就不在赘述。下面就谈谈ROM器件，重点将是ROM器件中的FLASH。初期的ROM可以分为Mask ROM和PROM两大类。Mask ROM也叫掩膜 ROM,其内部的数据是在制造过程中用特殊的方法烧录进去的，其中的内容只 能读不能改，一旦烧录进去，用户只能验证写入的资料
2、是否正确，不能再作任何 修改。如果发现资料有任何错误，则只有舍弃不用，重新订做一份。ROM是在 生产线上生产的，由于成本高，一般只用在大批量应用的场合。为了克服Mask ROM使用起来不够灵活的缺点，人们又发明了 PROM（Programmable ROM，可编程ROM），刚出厂的PROM内部并没有资料， 其中存储的数据是用户用专用编程器写入的，但是这种机会只有一次，一旦写入 后也无法修改，若是出了错误，已写入的芯片只能报废。PROM的特性和Mask ROM相同，但是其成本比Mask ROM高，而且写入资料的速度比ROM的量产 速度要慢，一般只适用于少量需求的场合或是ROM量产前的验证。在PR
3、OM的基础上，人们又发明EPROM、EEPROM和FLASH ROM三种ROM 器件。1）.EPROM 是 Erasable Programmable ROM 的缩写，即“可擦除可编程 ROM” EPROM芯片有一个很明显的特征，在其正面的陶瓷封装上,开有一个玻璃窗口， 透过该窗口，可以看到其内部的集成电路，紫外线透过该孔照射内部芯片就可以 擦除其内的数据，完成芯片擦除的操作要用到EPROM擦除器。EPROM内资料 的写入要用专用的编程器，并且往芯片中写内容时必须要加一定的编程电压 （VPP=1224V,随不同的芯片型号定）。EPROM的型号是以27开头的，如 27C020（8*256K）是一
4、片2M Bits容量的EPROM芯片。EPROM芯片在写入资料 后，还要以不透光的贴纸或胶布把窗口封住，以免受到周围的紫外线照射而使资 料受损。2）. EEPROM 是 Electrically Erasable Programmable ROM 的缩写，电可擦除 可编程ROM。EEPROM的擦除不需要借助于其它设备，它是以电子信号来修改 其内容的，而且是以Byte为最小修改单位，不必将资料全部洗掉才能写入，彻 底摆脱了 EPROM Eraser和编程器的束缚。EEPROM在写入数据时，仍要利用一 定的编程电压，此时，只需用厂商提供的专用刷新程序就可以轻而易举地改写内 容,所以，它属于双电压芯
5、片。借助于EEPROM芯片的双电压特性，可以使BIOS 具有良好的防毒功能，在升级时，把跳线开关打至“ON”的位置，即给芯片加 上相应的编程电压，就可以方便地升级；平时使用时，则把跳线开关打至“OFF” 的位置，防止CIH类的病毒对BIOS芯片的非法修改。所以，至今仍有不少主板 采用EEPROM作为BIOS芯片。3）.Flash ROM又叫闪存，它融合了 RAM和ROM两种存储器的优点，是当 今应用最为广泛的存储器之一。Flash存储器能像RAM那样在线读写数据，但 是掉电后其中存储的数据又不会丢失（RAM中的数据在掉电后丢失），一般的 Flash可重复擦写10万次，其中存储的数据能保存20年
6、。FLASH的存储结构：Flash是由一个带浮栅的晶体管构成，该晶体管的阀值电压可以通过在其栅 极上施加电场而被反复改变。如下图所示。控制概獺极）、_UL 潟极D “二!衬底.竺二兼具RAM和ROM优点的FLASH结合了 EPROM的编程机制和EEPROM擦 除特点。FLASH读操作如下图所示，读操作时，栅极和漏极接电源VPP（5V）,源极接GND。如果多 晶硅浮栅中没有电子（带负电），则晶体管的控制栅极打开，漏极和源极之间形成 导电沟道，MOS管导通，从数据线上读出的数据为“0” ；如果多晶硅浮栅中有 电子（带负电的电子形成的电场抵消了正电VPP形成的电场），则晶体管的控制栅 极关闭，漏极和
7、源极之间不能形成导电沟道，MOS管截至，从数据线上读出的 数据为“ 1”。FLASH器件的典型读取速度为30ns-200ns，读取速度一般与操作电压及生 产工艺有直接关系，5.0Vcc器件的读取速度为30-120ns，3.0-3.6Vcc器件的读取 速度为45-200ns，2.7-3.6Vcc器件的读取速度为90-250ns。大位宽、大容量及低 电压等特点会导致FLASH器件的读取速降低。FLASH写操作FLASH写操作是利用雪崩注入的方法使浮栅充电的，如下图所示。在写状 态下，叠栅MOS管的漏极接一个较高的整电压VDD1（6V左右），同时在控制栅 极施加一个幅度为12V左右，宽度为10us的
8、正脉冲。这时D-S间将发生雪崩击 穿，一部分速度高的电子便穿过隧道氧化层被多晶硅浮栅捕获。获得电子的浮栅 的开启电压一般在7V以上，正常情况下不会导通。W2这里说明下，写FLASH操作只能将存储的数据由“0”变成“1”。FLASH 写操作的典型速度为5-35us/byte,显而易见，与SRAM、DRAM相比，FLASH 的写入速度要慢几个数量极，因此大多数情况下也只能作为只读存储器使用。FLASH擦除操作FLASH的擦除操作是利用隧道效应进行的，如下图所示。在擦除状态下， 叠栅MOS管的控制栅极接GND,漏极悬空，在源极上施加一个幅度为12V左 右、宽度约100ms的正脉冲。这时在浮栅与源极间
9、极小的重叠部分产生隧道效 应，将浮栅中的电子拖出。擦除操作是将存储单元由“1”变成“0”。VI)D.-/1 4 4 i FLASH的典型擦除速度为1s-10s,扇区擦除速度为1-100ms，擦除过程中 需要用程序进行监控，考虑到系统程序的开销，应预留宽松的时间裕量。为了保证擦除电流的一致性和擦除次数的一致性，FLASH基本上都是按快进 行擦除的，擦除时，先把所有的单元都先编为“1”，然后一次性翻转为“ 0”。 另外，FLASH的编程和擦除电路都被集成在FLASH内部，使用时只需要一个 3.3V或5V电压即可，FLASH器件内部集成了升压电路，用来产生FLASH编程 或擦除时所需的高电压。因FL
10、ASH器件的擦除和写入分别是置“ 1”和“0”的相反操作，对任何扇区 或字节的写入都需要先做擦除处理或先验证是否为FFH，否则会出错，因而对于 已存数据扇区中的某个字节进行改写时，需要先设置缓冲区以保存无需改写的数 据，然后擦除相应的整个扇区，再写入数据。因此，缓冲区的大小至少要保证一 个扇区数据的存放。在内存器件介绍之ROM篇（一）中主要介绍了 ROM的种类及发展过程，最 后还介绍了做为主流ROM器件的FLASH结构、读/写、擦除原理，下面我们介 绍一些关于FLASH实际设计中的一些知识。FLASH器件的外围引脚如下图所示:A24-A0 DQ15-DQ0A-lCE#0E#WE# FLASHS
11、29GL512MWP#/ACRY/BY#RESET#VCCBYTE#a).AO:字节选择地址引脚。字节操作时，A0接CPU低位地址输出引脚。 双字节操作时(BYTE#=1), A0悬空处理；b) .Al-A24：地址总线，FLASH的容量不同，所需的地址线数量也不用。FLASH厂商为了方便使用这对FLASH容量的升级，将同一系列不同容量的 FLASH都制成相同的封装。大容量FLASH的高地址位对小容量的FLASH来说 是 NC(Not Connect)管脚；c) .DQ7-DQ0：低字节数据I/O管脚。用于编程buffer、写buffer数据输入， CUI写命令的命令字输入。读模式时用作数据输
12、出；d) .DQ15-DQ8：高字节数据I/O管脚(读状态寄存器时，不使用高位数据线);e)CE#:片选输入信号，低电平有效，片选信号使能片内控制逻辑、输入缓 存、解码器及感应放大器。为了设计上的方便，有些FLASH器件上有3个片选 信号(CS0#-CS2#)，实际中一般只使用CS0#，其它两个上拉处理；f) .OE#：读使能输入信号，低电平有效，读FLASH操作时用OE#信号对数 据进行采样；g) .WE#:写使能输入信号，低电平有效，写FLASH时，FLASH利用WE# 信号的上升沿对地址和数据进行采样；h）.WP#：写保护信号，低电平有效，当该信号为低电平时，将禁止对FLASH 进行写操
13、作；i）.RY/BY#： FLASH状态指示输出信号，OD输出，当其为低电平时，表示 当前正在对FLASH进行编程擦除操作，为高电平时表示FLASH准备就绪，可 以进行读写操作；j）.RESET# :芯片复位管脚；k）.BYTE#:字节选择输入引脚，低电平有效，BYTE#=0时，为字节操作， BYTE#=1时，为双字节（字）操作；另外，有效FLASH器件还有如下管脚l）.RP#： Reset#/Power down，复位/深度低功耗控制输入引脚。当其为高电 平时，FLASH处于正常工作模式，当其为低电平时，FLASH处于复位状态，禁 止写或编程操作。要求在FLASH下电期间，RP#/Reset
14、#处于低电平状态，以保 护FLASH不被误写或擦除；m）.STS： OD输出，FLASH内部状态指示引脚，默认模式下，相当于RY/BY# 信号的功能。n）.Vpen：擦除、编程、bit锁定操作使能信号。当Vpen小于门限值时，FLASH 内的数据禁止被改写。o）.Vccq：数据总线缓冲器的独立电源，一般于VCC相等，此管脚必须连接， 不能悬空。FLASH地址与CPU总线大小端模式的关系在讲Local Bus总线的时候，已经介绍过CPU总线的大小端模式了，X86（Intel 系列）架构CPU的总线基本上都是小端模式，Power PC（Motorola系列）架构的 CPU基本上都是大端模式，在单板
15、设计连接FLASH地址线的时候需要特别注意 CPU总线的大小端模式。1）.对于不存在A-1/D15复用管脚的Intel J3系列FLASH，A0是FLASH的 最低地址位，当选择双字节操作方式时，A0管脚悬空，此时A1作为FLASH的 最低地址位接CPU的A1地址线（CPU的A0地址线不使用）。如果是Motorola 系列CPU，则是CPU的A30线接FLASH的A1（CPU的A31地址线不使用）。2).对于有 A-1/D15 复用管脚的 MBM29LV160TE/JS28F512 等 FLASH 器件 来说，若进行字节操作时，作为器件最低地址位的A-1接CPU总线的AO（Motorola 总线为A31），当进行双字节操作时，A-1悬空，A0接CPU的A1。3）.有些CPU在使用双字节数据接口时，地址的最低位仍然是AO,因为在 CPU内部已经对地址做了便宜，使用需要仔细查看芯片资料。FLASH地址线与CPU地址映射关系如下:Intel gpy-；M t or 1 aCPU削bit,32b it15bitSbitAO回悬空悬空悬空连FLASH AO避悬空悬空连PLASH AO连FLASH Al&29悬空连FLASH AO连 FLASH Al连FLASH A2A3
