《适用多功能数字钟EDA技术课程设计报告》由会员分享，可在线阅读，更多相关《适用多功能数字钟EDA技术课程设计报告（25页珍藏版）》请在金锄头文库上搜索。
1、-成绩 课 程 设 计 说 明 书课程设计名称： EDA技术课程设计 题 目：适用多功能数字钟学 生 姓 名： 王 江 海专 业： 信息工程 学 号：指 导 教 师： 坤 明日期：2021年 6月 18日适用多功能数字钟摘 要：Verilog是广泛应用的硬件描述语言，可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进展描述的CPLD构造，成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对适用多功能数字钟的设计，到达对Verilog HDL的理解，同时对CPLD器件进展简要了解。本文的研究容包括:应用Verilog HDL对适
2、用多功能数字钟进展设计。关键词：适用多功能数字钟；硬件描述语言Abstract：Verilog is the most widely used hardware description language.It can be used to the modeling, synthesis, and simulation stages of the hardware system design flow. With the scale of hardware design continually enlarging, describing the CPLD with HDL bee the mai
3、nstream of designing ASIC and other IC.To prehend Verilog HDL and get some knowledge of CPLD device, we design a block with several functions with Verilog HDL.This thesis is about to discuss the above there aspects: Design Apply to the multifunctional digital clock with Verilog HDL.Keywords：Apply to
4、 the multifunctional digital clock; hardware description language. z-目 录1 前言11.1课题的背景和目的11.2 EDA技术的介绍11.3 EDA技术的开展21.4 EDA技术的开展趋势22 总体方案设计42.2方案比拟42.3 方案论证52.4方案选择53.单元模块电路简介与设计73.1 晶体振荡电路模块73.2 JTAG下载电路模块73.3 显示电路模块73.4 闹钟驱动电路模块83.5 电源电路模块84.基于VERILOG HDL语言的软件设计115系统仿真及调试206 设计总结236.1设计小结.23 6.2设计收
5、获.23 6.3设计改良.237致248参考文献25附录一：CPLD中顶层模块连接图26附录二：在QUARTUSII软件中利用硬件描述语言描述电路后，用RTL VIEWERS生成的对应的电路图如下271 前言 随着电子技术的开展，现场可编程们列FPGA和复杂可编程逻辑器件CPLD的出现，使得电子系统的设计者利用与器件相应的电子软件CAD，可以设计出自己专用的集成电路ASIC器件。这种可编程ASIC不仅使设产品到达小型化、集成化和和高可靠性。还减小设计本钱和设计周期，而且器件据用用户可编程特性。在现现代计算机技术和电子工艺的开展，使得现代数字系统的设计和应用进入了新的阶段。电子设计自动化EDA技
6、术在数字设计中起的作用越来越重要，新的工具和新的设计方法不断推出，可编程逻辑器件不断增加新的模块，功能也是越来越强，硬件设计语言也顺应形势，推出新的标准，更加好用，更加便捷。1.1课题的背景和目的二十一世纪是信息化高速开展的世纪，产业的信息化离不开硬件芯片的支持。芯片技术的进步是推动全球信息化的动力。因此在二十一世纪掌握芯片技术是十分有必要的。本次课题是计算机组成原理的课程设计，这次课题旨在通过自己对所需功能芯片的设计与实现来稳固以前所学的计算机硬件根底知识，同时也提高动手实践的能力，还有为将来进展更大规模更复杂的开发积累经历。1.2 EDA技术的介绍EDA是电子设计自动化Electronic
7、 Design Automation缩写，是90年代初从CAD计算机辅助设计、CAM计算机辅助制造、CAT计算机辅助测试和CAE计算机辅助工程的概念开展而来的。EDA技术是以计算机为工具，根据硬件描述语言HDL Hardware Description language完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标芯片的适配编译和编程下载等工作。硬件描述语言HDL是相对于一般的计算机软件语言，如：C、PASCAL而言的。HDL语言使用与设计硬件电子系统的计算机语言，它能描述电子系统的逻辑功能、电路构造和连接方式。设计者可利用HDL程序来描述所希望的电
8、路系统，规定器件构造特征和电路的行为方式；然后利用综合器和适配器将此程序编程能控制FPGA和CPLD部构造，并实现相应逻辑功能的的门级或更底层的构造网表文件或下载文件。目前，就FPGA/CPLD开发来说，比拟常用和流行的HDL主要有ABEL-HDL、AHDL和VHDL。1.3 EDA技术的开展可将EDA技术分为三个阶段：1七十年代为CAD阶段，人们开场用计算机辅助进展IC幅员编辑、PCB布局布线，取代了手工操作，产生了计算机辅助设计的概念。2八十年代为CAE阶段，与CAD相比，除了纯粹的图形绘制功能外，又增加了电路功能设计和构造设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计，这就
9、是计算机辅助工程的概念。CAE的主要功能是：原理图输入，逻辑仿真，电路分析，自动布局布线，PCB后分析。3九十年代为ESDA阶段，尽管CAD/CAE技术取得了巨大的成功，但并没有把人从繁重的设计工作中彻底解放出来。在整个设计过程中，自动化和智能化程度还不高，各种EDA软件界面千差万别，学习使用困难，并且互不兼容，直接影响到设计环节间的衔接。基于以上缺乏，人们开场追求：贯彻整个设计过程的自动化，这就是ESDA即电子系统设计自动化。1.4 EDA技术的开展趋势目前的EDA产业正处在一场大变革的前夕，对更低本钱、更低功耗的无止境追求和越来越短的产品上市压力正迫使IC供给商提供采用0.13m或以下的千
10、万门级的系统芯片，而这些系统芯片的高复杂性设计更加依赖于EDA供给商提供全新的设计工具和方法以实现模拟前后端、混合信号和数字电路的完全整合。然而，这些新的需求为当代EDA工具和设计方法带来了不少新的挑战与时机。例如，如何在工艺上防止模拟电路与数字电路之间的干扰；现有的大部份EDA工具最多只能处理百万门级设计规模，随着IC设计向千万门级以上规模开展，现有EDA工具和方法必须进展升级。如何融合各EDA供给商的工具，以便向IC设计界提供更高效能和更方便的RTL-to-GDSII或Conc-ept-to-GDSII整合设计环境；为保证深亚微米(0.13m或以下)和更低核工作电压(1.8V或以下)时代的
11、信号完整性和设计时序收敛，必须采用新的设计方法。半导体工艺的每一次跃升都促使EDA工具改变自己，以适应工艺的开展；反过来EDA工具的进步又推动设计技术的开展。可以说EDA工具是IC设计产业的背后推手。系统芯片SOC正在迅速地进入主流产品的行列。由此引发的“芯片就等于整机的现象，将对整个电子产业形成重大的冲击。种种迹象说明，整个电子产业正在酝酿着一场深刻的产业重组，这将为许多新兴的企业提供进入这一行业的最正确。2 总体方案设计2.1设计容设计一个多功能的数字钟，该数字钟具有下述功能：1计时功能：包括时，分，秒。2定时与闹钟功能：能在设定的时间发出闹铃音。3校时功能：对小时，分钟和秒能手动调整以校
12、准时间。4整点报时功能：每逢整点，产生“嘀嘀嘀嘀嘟，四短一长的报时音。2.2方案比拟方案一：本方案是采用模拟器件来实现具体的电子钟模块的，计时模块是由10进制，6进制，24进制计数器分别级联完成，输出的信号经过七段译码器由数码管显示出时间，再用三个锁存器模块对设定的具体时间锁存，再由比拟器对设定时间和实际时间进展比拟，判定是否相等来实现闹钟功能。图2.1 系统总体框图方案二：本方案采用的是CPLD芯片及外围电路实现。系统总体构成包括最小系统局部、晶振模块、电源模块、JTAG下载模块、时间显示模块、闹钟报警模块，CPLD不仅完成对脉冲计数，完成时钟功能，还能同时对信号进展译码，能设定闹钟时间，和
13、对设定时间比拟闹时。图2.2 系统组成框图该图是CPLD部原理模块图图2.3CPLD部原理框图2.3 方案论证方案一：该系统是利用数字电路中的进制计数器、译码、触发器、锁存器，比拟器实现。这种小规模数字电路搭建起来比拟复杂。在设计中用到的芯片多，控制复杂，功耗大，在一些小型的设计中还可以，电路稍微复杂，则很难控制其时序，况且输入组数不能很好的扩展。方案二：本方案是使用复杂可编程逻辑器件的CPLD芯片实现。实现起来比拟简单，一些功能模块在CPLD里面用Verilog HDL编程实现，比方这次实现的电子钟模块CPLD一块芯片就完成了包括七段译码，进制计数，设定闹时时间模块和比拟闹时模块，其实我们还
14、可以在CPLD再扩展许多功能，设计方便，利于修改，且开发难度不高，很适合对于大规模的系统设计，还可以很容易在QuetusII 中仿真系统工作时序。2.4方案选择上述两个方案最大的区别就是：方案一采用的是数字编码器等芯片，而方案二是用复杂可编程逻辑器件CPLD。由于本设计针对电子钟设计使用，而且要求根据相应的要求进展功能扩展，使用CPLD在此方面更加有优势，而且要维护方便，调试简单，稳定性好，功耗低。基于上述两方案比拟，论证，发现方案二更容易实现本次设计的要求，并且方案二的电路较简单，程序容易控制，而且是EDA的热门技术，所以最终选择方案二。3.单元模块电路简介与设计3.1晶体振荡电路模块MA*
15、EPM570的时钟电路比拟简单，在其2脚DCLOCK输入时钟信号即可。本系统采用的50M有源晶振。3.3V电源电压对其供电，其原理图如图3.1所示：图3.1 晶振电路模块3.2 JTAG下载电路模块JTAG下载电路是为MA*EPM570在程序用的，其原理图如图3.2所示：图3.2 JTAG下载电路3.3 显示电路模块 显示电路主要作用是显示延时间和抢答组数。直接用CPLD驱动两个数码管显示，数码管为共阴极管，其电路原理图如下：图3.3 显示电路3.4闹钟驱动电路模块报警电路用一个三极管驱动一个蜂鸣器产生，当时钟走到设定的闹钟时间后，CPLD的beer管脚会自动的给出高电平，驱动三极管，使蜂鸣器响：图3.4 蜂鸣报警电路3.5 电源电路模块电源电路主要是为系统提供电源，因为
