毕业设计(论文)集成数字频率合成器和压控振荡器

上传人:cn****1 文档编号:554823145 上传时间:2024-02-08 格式:DOC 页数:38 大小:882.50KB
返回 下载 相关 举报
毕业设计(论文)集成数字频率合成器和压控振荡器_第1页
第1页 / 共38页
毕业设计(论文)集成数字频率合成器和压控振荡器_第2页
第2页 / 共38页
毕业设计(论文)集成数字频率合成器和压控振荡器_第3页
第3页 / 共38页
毕业设计(论文)集成数字频率合成器和压控振荡器_第4页
第4页 / 共38页
毕业设计(论文)集成数字频率合成器和压控振荡器_第5页
第5页 / 共38页
点击查看更多>>
资源描述

《毕业设计(论文)集成数字频率合成器和压控振荡器》由会员分享,可在线阅读,更多相关《毕业设计(论文)集成数字频率合成器和压控振荡器(38页珍藏版)》请在金锄头文库上搜索。

1、集成数字频率合成器和压控振荡器特征:输出频率范围. 2050 MHz to 2450 MHz 两个输出1.8V的电压补偿数字频率合成器可编程预定标器8/9, 16/17, 32/33可编程输出功率电平电源电压3.0 V 到 3.6 V线串行接口模拟数字锁存器软硬件断电方式应用:无线的电话听筒(dect、换极开关、数据收录系统、)测试设备无线局域网共用天线电视设备 功能方块 图1摘要: ADF4360-1是一个完整地综合数字频率合成器和电压振荡器(压控振荡器)。且设计成一中心频率为2250MHZ.另外、可以双向选择,而且输出端的频率在1025兆赫和 1225兆赫之间。所有的控制由芯片内的3线接口

2、控制,这个设计可以通过3.0V到3.6V的电源供电,当不用时可以自动断电.Abstract:The ADF4360-4 is a fully integrated integer-N synthesizer and voltage-controlled oscillator (VCO). The ADF4360-4 is designed for a center frequency of 1600 MHz. In addition, a divide-by-2 option is available, whereby the user gets an RF output of between

3、 725 MHz and 875 MHz. Control of all the on-chip registers is through a simple 3-wire interface. The device operates with a power supply ranging from 3.0 V to 3.6 V and can be powered down when not in use. 技术要求AVDD = DVDD = VVCO = 3.3 V 10%; AGND = DGND = 0 V; TA = TMIN TMAX.表格1.参数B方案单位注释输入频率输入灵敏度输入

4、电容输入电流10/2500.7/AVDD0 AVDD5.0100MHz min/maxV p-p min/maxV maxpF maxA maxf21 V/s直流电偶CMOS兼容鉴相器鉴相器频率28MHz max充电泵耗尽层沟源极3最大电流最小电流Rest取值范围漏泄电流ICP 3耗尽层与电流匹配ICP与 VCP关系ICP与温度关系2.50.3122.7/100.221.52mA mA knA % % % 最大RSET = 4.7 k1.25 V VCP 2.5 V1.25 V VCP 2.5 V逻辑输入高压输入低压输入输入电流IINH/IINL输入电容Cin1.50.613.0V minV

5、maxA maxpF max逻辑输出VOH输出为1电压IOH输出为1电流VOL输出为0电压DVDD 0.45000.4V minA maxV maxCMOS输出选择IOL = 500 A电源AVDDDVDDVVCOAIDD 4DIDD 4IVCO4,5IRFOUT 4睡眠状态43.0/3.6AVDDAVDD102.524.03.511.07V min/V maxmA mA mA mA A ICORE = 15 mA.射频输出级可编程射频输出特性5VCO输出频率VCO灵敏度锁定时间6频率推移(开环)频率牵引(开环)第二谐波含量第三谐波含量输出功率5,7输出功率偏差VCO调谐范围2050/2450

6、50400615193713/431.25/2.50MHz min/maxMHz/V sMHz/VkHz dBcdBcdBmdBV min/maxICORE = 15 mA内部最终频率10HZ在3分贝梯级锯台可编程,和谐负荷参见输出功率匹配一节噪声特性5合成器相位噪声电平8合成器固有噪声电平9频带内的相位噪声10,11RMS集成相位误差12PFD寄生信号11,13用MTLD信号做解锁电平111133141147172163147850.5665/48dBc/HzdBc/HzdBc/HzdBc/HzdBc/HzdBc/HzdBc/HzdBc/Hz度dBc/ dB 100kHZ载波电流偏移量1MH

7、Z载波电流偏移量3MHZ载波电流偏移量10MHZ载波电流偏移量PFD25kHZPFD200kHZPFD8MHZ1kHZ载波电流偏移量100HZ100kHZ 1.工作温度范围 -40C to +85C 2.设计保证符合样值3.ICP内部参数使整个频率范围保持环路增益不变 4.TA = 25C; AVDD = DVDD = VVCO = 3.3 V; P = 325.这些特征是为了保证VCO核心电流=15mA6.变频范围1.45G1.75G,PFD频率200kHZ,环路带宽10kHZ7.VVCO用50负载电阻8.VCO的噪声在开环下测量9.合成器固有噪声通过测量VCO带内的相位噪声输出功率减去20

8、 log N (N为对频率的分频值)10.相位噪声符合EVAL-adf4360-xEB1和HP8562E频谱分析仪, 频谱分析仪用来测量合成器输出, 偏移频率=1kHZ11.fREFIN=10 MHz;fPFD =200kHz;N=8000;环B/W=10kHz12.fREFIN=10 MHz;fPFD=1MHz;N=1600;环B/W=25kHz13.寄生信号符合EVAL-adf4360-xEB1和HP8562E频谱分析仪, 频谱分析仪用来测量合成器输出, fREFOUT = 10 MHz时间特性曲线1AVDD = DVDD = VVCO = 3.3 V 10%; AGND = DGND =

9、 0 V; TA = TMIN TMAX;逻辑电平使用3V和8V,其它另做说表格2.参数限制在TminTmax(B方案)单位试验条件/注释t1t2t3t4t5t6t720101025251020ns minns minns minns minns minns min ns minLE建立时间数据时钟建立时间数据时钟保持时间时钟高电平持续时间时钟低电平持续时间LE时钟建立时间LE脉冲宽度1、 设备上电采用推荐上电方案图2、时序特性图极限工作范围TA = 25C, 其它另做说明表格3参数取值范围AVDD GND1AVDD DVDDVVCO GNDVVCO AVDD数字I/O口与地电位差模拟I/O口

10、与地电位差REFIN与地电位差工作温度范围CSP JA热阻抗最高结温发光二极管焊接温度气相(60S)红外线(15S)0.3 V +3.9 V0.3 V +0。3 V0.3 V +3.9 V0.3 V +0.3V0.3V VDD+ 0.3 V0.3 V VDD + 0.3 V0.3 V VDD + 0.3 V150C50C/W88C/W215C220C1、 GND = AGND = DGND = 0 V当芯片工作在高于以上所列的最大工作范围时将可能造成设备的损坏。这只是强度的范围;设备如需要工作在这些条件或其他高于所列条件下的情况没有列出。长时间处于最大范围条件下工作会影响设备的可靠性。这种设备

11、是一种带有1kv ESD范围的高性能射频集成电路,并且是ESD敏感的。应该采取适当的保护措施来操作装配。晶体管计数12543(CMOS)和700(双极的)ESD注意ESD(静电释放)敏感装置。静电荷在人体和测试装置上积累到4000V并能毫无察觉的释放。虽然这种产品提供特有的ESD保护电路,但设备可能会受高静电能释放的影响而发生永久损坏。因此,适当的ESD预防可以避免性能的衰减或功能性的损坏。引脚配制和功能描述: 图形引脚配置目录管脚功能描述引脚号引脚说明说明1CPGND供电系统接地。是从地到供电系统的返回通通路。2AVDD模拟电源。从3.0V到3.6V的波动范围. 退耦电容器要那模拟接地平面应

12、该地方尽可能靠近这个管脚,且AVDD必须和DVDD.有一样的值.3、8到11、12AGND模拟接地. 这是从地返回通路的预定标器和压控振荡器。4RFOUTA压控振荡输出.输出级可从4 dBm到 13 dBm.输出信号的匹配是为了符合各种程度的信号输出.5RFOUTB压控振荡额外输出. 输出级可从4 dBm到 13 dBm.输出信号的匹配是为了符合各种程度的信号输出.6VVCO压控振荡器的电源.范围从3.0V到3.6V. 退耦电容器要那模拟接地平面应该地方尽可能靠近这个管脚,且AVDD必须和DVDD.有一样的值.7VTUNE压控振荡器的输入控制端.这个电压决定于输出信号频率和来源于滤波器的芯片输

13、出电压.12内部补偿脚. 这个管脚必须同接地的10nF电容器断开13RSET在此脚和CPGND之间联接一电阻.为当前合成器输出一电流.额定电压的电位在RSET端是0.6V它是跟ICP和 RSET有关. ICPMAX=11.75RSET 注: ICPMAX=2.5mA. RSET=4.7 k14CN内部补偿脚.这个脚必须用一个10uF的电容与VVCO隔开.15DGND数字地.16REFIN基准输入端. 这是一个输入电压值小于VDD/2直流电,输入电阻为100 k的CMOS输入端.参考图10.这个引脚.能够从TTL或CMOS晶体振荡器中得到激励源.17CLK串行时钟输入端. 这些时钟脉冲,被用于寄存器的数字时钟脉冲。在脉冲的上长升沿把数字信号送入到24位左移寄存器.这个输入是CMOS晶体管的高阻输入端.18DATA串行数据输入端. 这些数据对两块LSB的有效控制位来说

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 大杂烩/其它

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号