《单片机上拉电阻.doc》由会员分享，可在线阅读，更多相关《单片机上拉电阻.doc（30页珍藏版）》请在金锄头文库上搜索。
1、上拉电阻：就是从电源高电平引出的电阻接到输出 1，如果电平用OC(集电极开路，TTL)或OD(漏极开路，COMS)输出，那么不用上拉电阻是不能工作的， 这个很容易理解，管子没有电源就不能输出高电平了。 2，如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量， 把电平“拉高”。（就是并一个电阻在IC内部的上拉电阻上， 让它的压降小一点）。当然管子按需要该工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。 需要注意的是，上拉电阻太大会引起输出电平的延迟。（RC延时） 一般CMOS门电路输出不能给它悬空
2、，都是接上拉电阻设定成高电平。 下拉电阻：和上拉电阻的原理差不多， 只是拉到GND去而已。 那样电平就会被拉低。 下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。51单片机P0口上拉电阻的探讨(2009-04-22 22:11:00) 转载标签： 教育 如果是驱动LED，那么用1K左右的就行了。如果希望亮度大一些，电阻可减小，最小不要小于200欧姆，否则电流太大；如果希望亮度小一些，电阻可增大，增加到多少呢，主要看亮度情况，以亮度合适为准，一般来说超过3K以上时，亮度就很弱了，但是对于超高亮度的LED，有时候电阻为10K时觉得亮度还能够用。通常就用1k的。 对于驱动光耦合器，如果是高电
3、位有效，即耦合器输入端接端口和地之间，那么和LED的情况是一样的；如果是低电位有效，即耦合器输入端接端口和VCC之间，那么除了要串接一个14.7k之间的电阻以外，同时上拉电阻的阻值就可以用的特别大，用100k500K之间的都行，当然用10K的也可以，但是考虑到省电问题，没有必要用那么小的。 对于驱动晶体管，又分为PNP和NPN管两种情况：对于NPN，毫无疑问NPN管是高电平有效的，因此上拉电阻的阻值用2K20K之间的，具体的大小还要看晶体管的集电极接的是什么负载，对于LED类负载，由于发管电流很小，因此上拉电阻的阻值可以用20k的，但是对于管子的集电极为继电器负载时，由于集电极电流大，因此上拉
4、电阻的阻值最好不要大于4.7K，有时候甚至用2K的。对于PNP管，毫无疑问PNP管是低电平有效的，因此上拉电阻的阻值用100K以上的就行了，且管子的基极必须串接一个110K的电阻，阻值的大小要看管子集电极的负载是什么，对于LED类负载，由于发光电流很小，因此基极串接的电阻的阻值可以用20k的，但是对于管子的集电极为继电器负载时，由于集电极电流大，因此基极电阻的阻值最好不要大于4.7K。 对于驱动TTL集成电路，上拉电阻的阻值要用110K之间的，有时候电阻太大的话是拉不起来的，因此用的阻值较小。但是对于CMOS集成电路，上拉电阻的阻值就可以用的很大，一般不小于20K，我通常用100K的，实际上对
5、于CMOS电路，上拉电阻的阻值用1M的也是可以的，但是要注意上拉电阻的阻值太大的时候，容易产生干扰，尤其是线路板的线条很长的时候，这种干扰更严重，这种情况下上拉电阻不宜过大，一般要小于100K，有时候甚至小于10K。 根据以上分析，上拉电阻的阻值的选取是有很多讲究的，不能乱用。51单片机总结上拉电阻单片机 2009-07-28 14:56:05 阅读697 评论0 字号：大中小 上拉电阻的作用：（1） 用于为OC和OD门电路，提供驱动能力。以OC(集电极开路)电路为例：例如，达林顿管（其实就是复合三级管）集成块ULN2003. 内部一路的电路如图，就是一个集电极开路电路。 如果不加上拉电阻是无
6、法高电平驱动其他器件的。因为当三极管截至市没有电流流通的路径，更谈不上驱动了。这个跟单片机P0口加上拉电阻的原理一样。（2）提高高电平电位: 单片机P1口外接44矩阵键盘。另外复用P1.0P1.3外接ULN2003控制驱动步进电机。 实验中遇到的问题：当接入ULN2003时键盘无法工作，去掉ULN2003后键盘工作正常。ULN2003工作正常。（注，两个部分不同时工作）问题分析：由于键盘的结构，无非就是两个金属片的接通或断开。但是接入2003 后无法正常工作,说明是接入ULN2003影响到了P1口电平的变化。用万用表测的电压，当单片机输出高电平时，P1.0P1.3电压1V左右，P1.4P1.7
7、电压4.3V左右，于是测AT89s52高低电平的判决电位，在1.3V左右。这样P1.0P1.3始终是低电平，键盘根本无法实现扫描功能。解决方法，只要抬高P1口高电平时的电位，就可以正常工作，1 在P1口到ULN2003上串接电阻，起到分压的作用，就可以抬高电平。2 给P1口接上拉电阻，跟P1口内部电阻并联，减小上拉电阻阻值，减小分得的电压，从而抬高P0口高电平电位。采用第二种方案可以抬高电平到2.5V左右。键盘工作正常。另外：我在做液晶显示实验的时候，数据线用的口，无法正常工作，不显示字符。但是乱动一下数据线就可以完成显示，但是显示现象并不正常，字符不是一次写入，而是乱动几次才能写完全部内容，
8、正常应该一次全部显示 。原因是由于，我的P0口中有六个端口都外接并联三个发光二极管。，因为从资料上查到，P0口每一个端口最大可以吸收10MA电流，总电流不能超过26MA电流。这样算我的总电流已经到了40MA,呵呵。见笑了。所以怀疑是驱动的问题。于是去掉了几个二极管。显示一切正常。似乎问题已经解决，但总觉得还是有点问题，于是又经过几次试验，发现只有当P0.7端口的并联二极管去掉一个，再在其他端口接上一个发光二极管。此时也可以正常显示。但是这样P0口吸收电流在38MA，也超过了26MA不少。所以不是吸收电流太大的问题。仔细分析当端口并联外接三个二极管的时候等效于加了一个700欧左右的电阻，于是把二
9、极管去掉换成一个1k电阻，液晶也无法显示。经过仔细分析，我认为，由于P0.7是液晶忙信号的返回线路当这个端口返回高电平时说明，液晶正在处理数据，无法接收新的数据，返回0时说明空闲，可以接收新数据。这样当上拉电阻太小了，液晶返回低电平时就有可能高过1.3V（AT89s52高低电平的判决电位），单片机接收到后，不会当作低电平，当然也就无法显示了。（程序设计的时检测到忙信号，继续检测）总结：上拉电阻选择也有要求，呵呵。既不是越高越好也不是越低越好。根据需要选择。 这可能也叫，阻抗匹配吧。吸电流、拉电流输出、灌电流输出拉即泄，主动输出电流，从输出口输出电流；灌即充，被动输入电流，从输出端口流入；吸则是
10、主动吸入电流，从输入端口流入。 吸电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流；区别在于吸收电流是主动的，从芯片输入端流入的叫吸收电流。灌入电流是被动的，从输出端流入的叫灌入电流；拉电流是数字电路输出高电平给负载提供的输出电流，灌电流时输出低电平是外部给数字电路的输入电流。这些实际就是输入、输出电流能力。 拉电流输出对于反向器只能输出零点几毫安的电流，用这种方法想驱动二极管发光是不合理的（因发光二极管正常工作电流为510mA)。上、下拉电阻一、定义1、上拉就是将不确定的信号通过一个电阻嵌位在高电平！“电阻同时起限流作用”！下拉同理！2、上拉是对器件注入电流，下拉是输出电流3、弱强只是上
11、拉电阻的阻值不同，没有什么严格区分4、对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。二、拉电阻作用1、一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。2、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！3、一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接
12、通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平；C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：“当一个接有上拉电阻的端口设为输入状态时，他的常态就为高电平，用于检测低电平的输入”。4、上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流5、接电阻就是为了防止输入端悬空6、减弱外部电流对芯片产生的干扰7、保护cmos内的保护二极管，一般电流不大于10mA8、通过上拉或下拉来增加或减小驱动电流9、改变电平的电位，常用在TTL-CMOS匹配10
13、、在引脚悬空时有确定的状态11、增加高电平输出时的驱动能力。12、为OC门提供电流三、上拉电阻应用原则1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3。5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。2、OC门电路“必须加上拉电阻，才能使用”。3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。6、提高总线的抗电磁干扰
14、能力。管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。8、在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。四、上拉电阻阻值选择原则1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点，通常在1k到10k之间选取。对下拉电阻也有类似道理。对上拉电阻和下拉电阻的选择应“结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素”：1。驱动能力与功耗的平衡。以上
15、拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。2。下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。3。高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。4。频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成“RC延迟”，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。下拉电阻的设定的原则和上拉电阻是一样的。示例： OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA，设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0。8V(低于此值为低电平)；2V(高电平门限值)。 选上拉电阻时：500uA x 8。4K= 4。2即选大于8。4K时输出端能下拉至0。8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0。8V即可。当输出高电平时，忽
