《西华大学数字钟课程设计.doc》由会员分享，可在线阅读，更多相关《西华大学数字钟课程设计.doc（28页珍藏版）》请在金锄头文库上搜索。
1、成绩 课 程 设 计 说 明 书课程设计名称：电子技术课程设计题 目：数字钟学 院：学 生 姓 名：专 业：学 号：指 导 教 师：日期：2015年 7 月 10 日西华大学课程设计说明书数字钟摘 要：本设计是设计一个数字钟，要求能准时以星期、时、分、秒显示时间，其中星期是 7 进制，小时是 24 进制，分和秒都是 60 进制，该数字电子钟还应具有校时功能，以便当数字钟接通电源或出现计时误差时，能对时间进行校准。同时还应整点报时的功能，在整点到来前十秒能以每间隔一秒时间的规律发出声响，以最后一声声响结束时刻为整点时刻。该电路具有秒脉冲发生模块、计数模块、译码模块、显示模块、校时模块、整点报时模
2、块，其中秒脉冲发生模块由 555 多谐振荡器经分频电路产生 1Hz 的标准脉冲，其他模块由一些基本的集成芯片和逻辑门构成。该电路的设计与我们所学的知识紧密结合，让我们更加理解各种器件的功能与结构。关键词： 数字钟，555 多谐振荡器，集成芯片Abstract： This design is to design a digital clock, time-to-week, hour,minute, and seconds to display time, which is a 7-week, 24 hours, minutes andseconds-is 60 m, the digital cl
3、ock with time correction should also be functionalin order to power up when a digital clock or timer error, on time for calibration.At the same time should also be the whole point of the function, the whole pointof arrival of the first ten seconds to 4 subwoofer 1 treble order interval beepa second
4、to the last sound treble end time for the whole point of the moment.The circuit has a second pulse module, counting module, decoding module, displaymodules, correction module, the whole point of timekeeping module, which occurred in the second pulse modules from 555 multivibrator standard pulsegener
5、ated 1Hz, other modules from some basic integrated circuits and logic gates.The circuit design and our knowledge, let us a better understanding of the variousfunctions and structure of the device.Keywords：Digital clock，555 multivibrator，integrated circuits目 录1 前言11.1 设计背景11.2 设计目标11.3 实施计划21.4 必备条件2
6、2 总体方案设计32.1 方案比较32.1.1 方案一32.1.2 方案二42.2 方案论证52.3 方案选择53 单元模块设计63.1 各单元模块功能介绍及电路设计63.1.1 秒脉冲模块设计63.1.2 整点报时模块设计73.1.3 显示模块设计83.1.4 校时计数模块设计93.2 特殊器件的介绍103.2.1 NE555器件介绍103.2.2 74LS160介绍123.1.3 74LS48介绍134 系统调试15 4.1 调试环境15 4.2 硬件调试16 4.2.1 秒脉冲模块仿真调试16 4.2.2校时模块仿真175 系统功能、指标参数19 5.1 系统能实现的功能19 5.2 系
7、统指标参数测试19 5.3 系统功能及指标参数分析196 结论207 总结与体会218 辞谢229 参考文献23 附录24 附录一24 附录二2511 前言数字钟是采用数字电路实现对星期、时、分、秒数字显示的计时装置，以其的直观性、走时准确稳定而受到人们的欢迎，广泛用于个人家庭、车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便，已成为人们日常生活中不可少的必需品。 由于数字集成电路的发展和石英晶体与 555 多谐振荡器的广泛应用，使得数字钟的精度远远超过老式钟表，钟表的数字化给人们生产生活带来了极大的方便，而且大大扩展了钟表原先的报时功能。诸如定时自动报警、按时
8、自动打铃、时间程序自动控制、定时广播、通断动力设备、以及各种定时电器的自动启用等，所有这些都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。1.1 设计背景随着社会文明的进步和科学技术的发展，先进的电子技术在各个近代学科门类和技术领域占有不可或缺的核心地位。在我国现代化建设的发展进程中，数字电子技术在国民经济和科学研究各个领域的应用也越来越广泛。鉴于数字电子钟电路的基本组成包含了数字电路的主要组成部分，因此进行数字钟的设计是必要的。在这里我将已学过的比较零散的数字电子技术的知识有机的、系统的联系起来用于实际，来培养我的综合分析和设计电路的能力。电路主要采用中规模 CM
9、OS 集成电路.本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、电源模块、时钟译码显示电路模块、整点报时模块、校时模块、星期模块等几部分组成。所用器件全是一些基本的集成芯片和逻辑门以及由 555 多谐振荡器构成的秒脉冲发生器。1.2 设计目标本次设计以数字电子为主，实现对时、分、秒、星期数字显示的计时装置，周期为24 小时，显示满刻度为 23 时 59 分 59 秒，并具有校时功能和整点报时功能的数字电子钟。(1)设计一个 555 多谐振荡器经分频电路产生标准的秒脉冲发生器；(2)能准确显示时间，分和秒为 00-59 六十进制，时为 00-23 二十四进制，周为 1-7七进制；(3) 当数字
10、钟接通电源或出现计时误差时，能对电路进行校准；(4) 能在整点到来前，按照每隔一秒间断的规律发出声响，以最后一声声响结束时刻为整点时刻。1.3 实施计划（1）根据所选课题，结合所学知识，查阅资料，画出基本的设计电路图；（2）根据原理图分析各单元电路的功能，熟悉自己所需的各个器件的功能；（3） 在 Proteus 软件所设计的电路图，并进行仿真和调试直到电路能达到规定的 设计要求；（4）写出完整、详细的课程设计报告。1.4 必备条件（1） 集成器件：NE555 1 片，74LS48 7 片，74LS160 10 片；（2） 逻辑门： 74LS132 1 片， 7408 2片，7432 1片， 7
11、4LS21 1片，74LS10 1片；（3） 其他器件:七段显示器 7 片，自锁开关4个，微动开关3个，电源，电阻，电容，有源蜂鸣器等；（4） 软件：Proteus7.5、SmartDraw7，Protel 99SE。2 总体方案设计通过查阅大量相关技术资料，并结合自己的实际知识，我主要提出了两种技术方案来实现系统功能。下面我将首先对这两种方案的组成框图和实现原理分别进行说明，并分析比较它们的特点，然后阐述我最终选择方案的原因。2.1 方案比较对于同一种目的的实现，我们可以用不同的方案，下面就着重介绍以下两种方案对本设计的实现方法，并比较两种方案的优劣。2.1.1 方案一方案一原理框图如图2-
12、1所示。多谐振荡器分频电路分校时器时校时器周校时器秒计数器分计数器时计数器周计数器秒译码器分译码器时译码器周译码器整点报时秒显示器分显示器时显示器周显示器图2-1 方案一的原理框图方案一：首先构成一个 NE555 定时器构成多谐振荡器产生震荡周期为 1KHz 的脉冲，由 74LS160 采用反馈清零法分别组成六十进制的秒计数器、六十进制的分计数器、二十四进制的时计数器，用反馈置数发构成七进制周计数器。分频器为由 3 个十进制计数器74LS160 组成，它们把 1KHz 的信号分成 100Hz、10Hz、1Hz。其中 1Hz 信号作为秒计数器的 CP 脉冲，把秒计数器的进位端输出作为分计数器的
13、CP 脉冲，分计数器的进位端输出作为时计数器的 CP 脉冲。接下来使用 74LS48 译码器作为驱动器去驱动七段显示管 7SEG-COM-CATHODE, 10Hz信号接校时电路，100Hz 和 1KHz 接整点报时电路。2.1.2 方案二方案二原理框图如图22所示。晶体振荡器分频电路分校时器时校时器周校时器秒计数器分计数器时计数器周计数器秒译码器分译码器时译码器周译码器整点报时秒显示器分显示器时显示器周显示器图2-2 方案二的原理框图2.2 方案论证两种方案都可行，方案一中直接用十进制计数器 74LS160,而方案二中是采用十六进制计数器 74HC161，要把它先用反馈置数发或者反馈清零法转
14、化为十进制计数器。在产生秒脉冲信号时，方案一直接用 555 多谐振荡器经分频电路产生震荡周期为 1 秒的基准信号，方案二是采用石英晶体振荡，再经过分频得到基准信号虽然方案二中的较为精确，但调试准确很难，而且在分频时有可能产生 CPU 加载过度，无法正确仿真。方案一只要认真调试使它产生震荡周期为 1 秒的基准信号，也能满足设计需求。综上，方案一与方案二都可以作为本设计的选择。2.3 方案选择方案一与方案二各有各的优点，但由于我们刚学习了一些基本器件，如 555 多谐振荡器、74LS48、74LS160、逻辑门等，而晶振对于我们初学者较为陌生，再考虑各方面因素，故本设计选择方案一进行实施。3 单元模块设计本节主要介绍系统各单元模块的具体功能、电路结构、工作原理、以及各个单元模块之间的联接关系；同时本节也会对相关电路中的参数计算、元器件选择、以及核心器件进行必要说明。3.1 各单元模块功能介绍及电路设计本系统主要分为六个单元模块，它们分别是，秒脉冲发生模块、计数模块、
