《基于Nios_II的LCD控制器IP核设计.doc》由会员分享，可在线阅读，更多相关《基于Nios_II的LCD控制器IP核设计.doc（25页珍藏版）》请在金锄头文库上搜索。
1、1 概 述11.1 课题概述11.2 LCD控制器软核设计22 相关技术介绍22.1 LCD显示技术22.2 SOPC技术32.2.1基于FPGA嵌入IP硬核的SoPC系统42.2.2基于FPGA嵌入IP软核的SoPC系统42.3 SOPC技术的特点52.4 Nios II处理器52.5 Avalon总线简介62.7 Quartus 和SoPC Builder简介72.7.1 Altera Quartus 简介82.7.2 SoPC Builder简介93 系统实现113.1 LCD控制器IP核设计123.1.1设计思路123.1.2 S3C2410介绍133.1.3 LCD控制器的软核设计1
2、33.2 LCD控制器组成133.2.1 LCD控制器的相关参数、变量：133.2.2像素存储与显示屏位置的映射关系：143.2.3 5：6：5显示格式153.3 FIFO的定制173.4 LCD时序发生193.5 LCD控制器的主要寄存器设置213.6参数化的实现途径：223.7在SOPC Builder中的Nios系统生成234. 总结261 概 述1.1 课题概述本文所要进行描述的设计是运用VHDL语言和Verilog HDL语言，通过分析LCD 控制器的硬件结构和控制时序，使用SoPC技术，把Nios CPU和LCD控制器放在同一个FPGA中。并通过对相应变量的参数化，实现有一定通用性
3、的LCD IP核设计。目的是解决在利用Quartus 进行Nios系统开发时，由于内部没有可用LCD的IP，影响产品开发的问题。1.2 LCD控制器软核设计所要设计的LCD控制器是要求符合Avalon总线规范的。FPGA中集合了Nios CPU、DMA和LCD控制器模块，以及三态桥（连接Flash）、SDRAM控制器。LCD控制器的位置如图（1-1）所示，一端连接Avalon总线，一端连接LCD接口（LCD屏幕标准接口）。LCD控制器负责从SDRAM中提取显示数据，经处理符合LCD时序规范，送至LCD接口，实现显示图像。图11系统总貌图2 相关技术介绍本小节主要介绍本论文中所涉及的关键理论和技
4、术，包括LCD显示技术，SOPC技术，SOPC技术特点，Nios II处理器，Avalon总线。2.1 LCD显示技术在1970年，Ferguson制造了第一台具有实用性的LCD。LCD 使用液晶屏幕显示图象，液晶屏幕以电压供应的改变而改变光线的折射来产生色彩的变化LCD 显示屏一般都应用在便携电脑或多媒体放映机上。大部分桌面电脑的纯平LCD显示器就是采用了LCD 技术。利用液晶制成的显示器称为液晶显示器，英文称 LCD（Liquid Crystal Display）。其种类可分为依驱动方式之静态驱动（Static）、单纯矩阵驱动（Simple Matrix）以及主动矩阵驱动（Active M
5、atrix）三种。而其中，单纯矩阵型又俗称的被动式（Passive），可分为扭转向列型（Twisted Nematic，简称 TN）和超扭转式向列型（Super Twisted Nematic，简称STN）两种； 而主动矩阵型则以薄膜式晶体管型（Thin Film Transistor；TFT）为目前主流。LCD因具有工作电压低、功耗小、显示信息量大、寿命长、易集成、方便携带和电磁辐射污染小等优点，在显示技术中异军突起,被广泛应用于手机、PDA产品、手持式仪器仪表等便携式电子产品与设备中。LCD驱动电路是液晶显示系统的重要组成部分，是一种计算机(或MCU)和液晶屏之间的接口电路，其主要功能是通
6、过调制输出到液晶显示器件电极上的电位信号的相位、峰值、频率等参数来建立交流驱动电场。由于LCD的规格相差较大，常规的方法是针对每一种LCD开发专门的驱动电路，这样的设计浪费时间，而且复用性较差。为此，设计一种可用于多数小规模LCD驱动电路的IP核，通过复用该IP核来解决这个问题是非常必要的。目前，国际上只有I-Shou大学的Yu-Jung Huang等人设计了可驱动不同规模LCD的驱动电路IP核，通过在系统中植入嵌入式微处理器来实现这一功能。但是，这种嵌入式微处理器使系统更复杂，而且成本更高。本文设计的可驱动不同规模LCD的驱动电路IP核是采用FPGA来实现的，能有效克服电路系统复杂和高成本这
7、两个缺点。2.2 SOPC技术SoPC（System On a Program Chip，片上可编程系统）是以PLD（Programmable Logic Device，可编程逻辑器件）取代ASIC（Application Specific Integrated Circuits，专用集成电路），更加灵活、高效的SoC（System On Chip）解决方案。它最早是由美国Altera公司于2000年提出的，并同时推出了相应的开发软件Quartus 。SoPC是基于FPGA（Field Programmable Gate Array，现场可编程门阵列）解决方案的SoC，与ASIC的SoC解决方
8、案相比，SoPC系统及其开发技术具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能，具有更多的特色，构成SoPC的方案也有如下多种途径。2.2.1基于FPGA嵌入IP硬核的SoPC系统即在FPGA中预先植入嵌入式系统处理器。目前最为常用嵌入式系统大多采用了含有ARM的32位知识产权处理核的器件。但通常这种系统还须配置许多接口器件才能构成一个完整的应用系统，如除配置常规的SRAM、DRAM、Flash外，还须配置网络通信接口、USB接口、VGA接口、PS/2接口或其他专用接口等。这样会增加整个系统的体积、功耗，而降低系统的可靠性。但是如果将ARM或其他知识产权核，以硬核方
9、式植入FPGA中，利用FPGA中的可编程逻辑资源和IP软核，直接利用FPGA中的逻辑宏单元来构成该嵌入式系统处理器的接口功能模块，就能很好的解决这些问题。这样就能使得FPGA中的硬件设计核硬件实现更与处理器的强大软件功能有机的相结合，高效的实现SoPC系统。2.2.2基于FPGA嵌入IP软核的SoPC系统将IP硬核直接植入FPGA的解决方案也存在许多不完美之处。例如硬核多来自第3方公司，导致FPGA器件价格相对偏高；由于硬核是预先植入的，设计者无法根据实际需要改变处理器的结构，如总线规模，接口方式，乃至指令形式，更不能将FPGA逻辑资源构成的硬件模块以指令的形式内置嵌入式系统的硬件加速模块（如
10、DSP模块），以适应更多的电路功能要求；无法根据实际设计需求在同一FPGA中使用多个处理器核。以上诸多不利因素可利用软核嵌入式系统处理器来有效的解决。目前最有代表性的软核嵌入式系统处理器分别是Altera的Nios和Nios 核，及Xilinx的MicroBlaze核。特别是前者，即Nios CPU系统，将很好的解决上述不利因素。Altera的Nios核是用户可随意配置和构建的32位/16位总线（用户可选的）指令集和数据通道的嵌入式系统32位处理器IP核，采用Avalon总线结构通信接口，带有增强的内存、调试和软件功能（C或汇编程序优化开发功能）；含有First Silicon Solutio
11、ns（FS2）开发的基于JTAG的片内设备（OCI）内核。此外，基于Quartus 平台的用户可编程的Nios核含有许多可配置的接口模块核，包括：可配置高速缓存（包括片内ESB、外部SRAM或SDRAM，100MB以上单周期访问速度）模块，可配置RS232通信口、SDRAM控制器、标准以太网协议接口、DMA、定时器、协处理器等。在植入FPGA前，用户可根据设计要求，利用Quartus 和SoPC Builder，对Nios及其外围系统进行构建，使该嵌入式系统在硬件结构、功能特点、资源占有等方面全面满足用户系统设计的要求。2.3 SOPC技术的特点SoPC技术主要面向单片系统级专用集成电路设计的
12、计算机技术，与传统的专用集成电路设计技术相比，其特点有：l 设计全程，包括电路系统描述、硬件设计、仿真测试、综合、调试、系统软件设计，直至整个系统的完成，都由计算机进行。l 设计技术直接面向用户，即专用集成电路的被动使用者同时也可能是专用集成电路的主动设计者。l 系统级专用集成电路的实现有了更多的途径，即除传统的ASIC器件外，还能通过大规模FPGA等可编程器件来实现。2.4 Nios II处理器Nios嵌入式处理器是用户可配置的通用RISC嵌入式处理器，它是一个非常灵活和强大的处理器。Nios处理器的易用和灵活已经使它成为世界上最流行的嵌入式处理器。嵌入式设计者SoPC Builder系统开
13、发工具能够很容易地创建自己的处理器系统。SoPC Builder可用于集成一个或多个可配置的带有许多标准外围设备的Nios CPU，并利用自动形成的Avalon交换结构总线将这些系统连接在一起。Nios嵌入式处理器是FPGA生产厂商Altera公司推出的软核（Soft Core）CPU，是一种面向用户的，可以灵活定制的通用RISC（精简指令集架构）嵌入式CPU。Nios以软核的方式提供给用户，并专为在Altera的FPGA上实现作了优化，用于SoPC集成，最后在FPGA上实现。SOPC系统主要包括一个CPU、I/O终端申请、计时器、UART口及大量的通用寄存器。Nios的数据总线和地址总线由用
14、户定义（最大为32位），也可以根据具体需求增加并行输入输出端、连接外设的接口逻辑等。Nios 系列软核处理器是Altera的第二代FPGA嵌入式处理器，其性能超过200DMIPS（Dhrystone Million Instructions executed Per Second）。Altera的Stratix 、Stratix GX、 Stratix 和 Cyclone系列FPGA全面支持Nios 处理器，以后推出的FPGA器件也将支持Nios 。Nios 系列能够满足任何应用32位嵌入式微处理器的需要，用户可以将第一代Nios处理器设计移植到某种Nios 处理器上，Altera将长期支持现
15、有FPGA系列上的第一代Nios处理器。另外，Altera提供了一键式移植选项，可以升级至Nios 系列。Nios 处理器也能够在HardCopy器件中实现，Altera还为基于Nios 处理器的系统提供ASIC的移植方式。Nios 处理器还具有完善的软件开发套件，包括编译器、集成开发环境（IDE）、JTAG调试器、实时操作系统（RTOS）和TCP/IP协议。设计者能够用Altera Quartus 开发软件中的SoPC Builder系统开发工具很容易地创建专用的处理器系统，并能够根据系统的需求添加Nios 处理器核的数量。使用Nios II软件开发工具能够为Nios II系统构建软件，即一
16、键式自动生成适用于系统硬件的专用C/C+运行环境。Nios II集成开发环境（IDE）提供了许多软件模板，简化了项目设置。此外，Nios II开发套件包括两个第三方实时操作系统（RTOS）MicroC/OS-II(Micrium)，Nucleus Plus(ATI/Mentor)以及供网络应用使用的TCP/IP协议。在FPGA中使用软核处理器比硬核的优势在于，硬核实现没有灵活性，通常无法使用最新的技术。随着系统日益先进，基于标准处理器的方案会被淘汰，而基于Nios II处理器的方案是基于HDL（Hardware Description Language，硬件描述语言）源码构建的，能够修改以满足新的系统需求，避免了被
