《南京理工大学电子线路课程设计》由会员分享，可在线阅读，更多相关《南京理工大学电子线路课程设计（21页珍藏版）》请在金锄头文库上搜索。
1、 电子线路课程设计姜萍指导者： 评阅者： 2011年 11月摘要本次实验利用QrusII.软件并采用DD技术、FPGA芯片和/A转换器，设计了一个直接数字频率信号合成器,具有频率控制、相位控制、测频、显示多种波形等功能。 并利用uatusI7.软件对电路进行了详细的仿真，同时通过MART SOP实验箱和示波器对电路的实验结果进行验证。报告分析了整个电路的工作原理，还分别说明了设计各子模块的方案和编辑、以及仿真的过程。并且介绍了如何将各子模块联系起来,合并为总电路。最后对实验过程中产生的问题提出自己的解决方法。并叙述了本次实验的实验感受与收获。关键词： QuuII7.0 数字频率信号合成器 频率
2、控制 相位控制 测频 示波器 SART SOPC实验箱bstractThs experient introds uin QuartsII.0oftwre, DDS technology，FPA p and D overeo den amutiouput aefr signal geneato inwich the frequny nd pha are ontolale adtest fequecy，dispweform.Italo make te sofstware QuartuII。0 a detailedcicut simuatn， anveif theicuit xperinta esu
3、ts through SMAR SOP exeriment ox and theoscilocope。hereprt analyes te elcrc cicuit pciplf work，nd also illstrtes he design f eachmode adedtig, siulation,ad t poce f usig e wvefr tesieaSub modul。Meanwhi，t describs ow te moultoethe， combined fa ota crut. Finallythe experimetal roblemsarisng in hepocs
4、of peent theirsoltions. And descibe te xperienc ad rult f tis xerimet。Keywords：Qurts70 ultputwavformsna enerat requy ontrollable phase contrlable test frequyscillocoe Smart SOP box目 录封面 1摘要 2Astrc 目录 41。 设计要求 52. 电路工作原理 . 模块电路设计 3。1 时钟脉冲发生模块 73.2 频率与相位输入控制模块 12。3 累加寄存模块 13。4 RO模块 13.测频模块 63.6 动态显示模块
5、 83。7 不同波形选择输出模块 194. 总电路图 05. 电路调试、仿真、编程下载 206实验感想收获 22 6.遇到的问题与解决方案 2 6 收获与感受 23 63 期望与要求 27 参考文献 41。设计要求本实验使用DDS的方法设计一个任意频率的正弦信号发生器，要求具有频率控制、相位控制、测频、切换波形,动态显示以及使能开关等功能。利用urtusII。0完成设计、仿真等工作。并利用SmaSOPC实验箱实现电路，用示波器观察输出波形.具体要求如下:1、 利用uartusI软件和SmatSOPC实验箱实现DDS的设计.2、 D中的波形存储器模块用Aler公司的Cyclone系列FGA 芯片
6、中的RAM实现,RA结构配置成409610类型。3、利用实验箱上的D/A转换器件将R输出的数字信号转换为模拟信号， 能够通过示波器观察到输出波形。、通过开关（实验箱上的Ki）输入DS的频率和相位控制字， 并能用示波器观察加以验证。5、通过调节开关，可以在示波器上输出多种波形(如正弦波、余弦波、三角波、锯齿波、方波等)。(附加功能）、能够测量生成波形的频率并在数码管上显示.(附加功能）。电路工作原理DD主要由相位累加器、相位调制器、正弦波数据表（M)、D/转换器构成。相位累加器由N位加法器和N位寄存器构成。每来一个时钟信号，加法器就将频率控制字k与累加寄存器输出的累加相位数据相加，相加的结果又反
7、馈送至累加寄存器的数据输入端,以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位相加。由此可以看出，相位累加器在每一个时钟脉冲输入时,把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是输出的信号频率。用相位累加器输出的数据作为波形存储器（ROM)的相位取样地址，这样就可以把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值的转换。如果设置相位控制字，那么把相位控制字与相位寄存器的输出相加所得的结果作为正弦查找表的地址，就可以控制改变DS输出正弦波的初始相位。原理图如下:4位
8、频率控制字K相位累加器12位相位寄存器data11.0clkdata1data2q11.0result11.0data1data2result11.0q9.0q9.04位相位控制字P余弦ROM正弦ROMaddr11.0addr11.0q9.0q9.0余弦波数值输出至D/A（1）正弦波数值输出至D/A（2）clkclk基准时钟fc频率和相位均可控制的具有正弦和余弦输出的DDS核心单元电路示意图加法器正弦查找表由ROM构成,内部存有一个完整周期正弦波的数字幅度信息，每个查找表的地址对应正弦波中0360范围内的一个相位点，查找表把输入的地址信息映射成正弦波的数字幅度信号.然后将波形存储器的输出送到D
9、/A转换器,由DA转换器将数字信号转换成模拟信号输出。而/A输出的模拟信号经过低通滤波器，就可以得到一个频谱纯净的正弦波。因此根据要求，我们可以将电路分为以下几个模块:1时钟脉冲发生电路模块：提供电路各模块工作所需要的时钟脉冲；本次设计的电路需要将振荡源提供的48H的脉冲频率分为：1M，1z,Hz,0.5z。频率字与相位字输入控制模块：控制频率控制字与相位控制字的输入大小,其中频率控制字取值从0000到1111，相位控制字的取值从00000 000到1111 00 000变化。3累加寄存模块:实现频率控制量、相位控制量的输入以及地址码反复累加后的输出。4.ROM模块：预先存储了正弦波与余弦波以
10、及三角波，锯齿波，方波等的二进制幅值且存储单元有1=409，每个单元存储的幅值大小用10位二进制数来表示。测频模块：测试电路输出的各种信号的频率.6.显示电路：显示电路输出波形的频率以及频率和相位控制字。3。模块电路设计3。1 脉冲发生电路由于实验室提供的rtSOC实验系统只提供48Mz的时钟信号，而我们在这个实验中需用到1H,1KH，1Hz以及0.5H这四个频率,因此需要对4Hz信号进行分频以得到所需的时钟信号,我们采用原理图方法进行如下电路的设计。首先将4MHz进行4分频得到1Mz的频率.8分频器由两片160同步十进制计数器以置数方式实现，完成47计数，在计数器走到7时给置数端输入有效信号
11、0，在下个脉冲到来时将2个计数器一起置为0。同时将最高位输出，作为下一级分频器的时钟输入。电路原理图如下：波形图如下：接着将通过48分频器信号输出的MHZ的频率再通过1000分频器输出1HZ的频率。100分频器需要三片74160，完成0999计数,因为每片7416是模十计数器，直接将三片级联就可以实现模0计数，最高位输出作为下一级的时钟输入。0分频电路原理图如下：其波形图如下：将三个1分频电路级联就可得到000分频电路，电路原理图如下：100分频波形图如下：（由于1000分频过小,所以输入信号周期以无法区别）然后,为得到05H频率我们还需将1HZ信号再通过一个T触发器，使信号再次2分频，电路原
12、理图如下：2分频波形图如下：最后将以上所有小电路模块进行封装,得到整个脉冲发生电路模块，电路原理图如下:封装后的电路模块如下：3.2 频率与相位输入电路由于ROM中设定的相位取样地址为位，考虑到本实验对于相位的控制精度要求不高，且较小的相位差也不便于观察,故本设计采用4位频率控制字和4位相位控制字进行步长与相位的控制.在实验中用12位的高4位作为相位控制字，同时用低位作为频率控制字。所以，在这里我们可以用一片74163（十六进制）实现计数，通过开关控制计数器的ENTNP得到所需的相位的二进制数表示。同时使用两片7416组成0进制的计数器与7463同步计数、同步置数,可以实现二进制数到842CD码的转换，同时输出.。0,xs13。.0,pxs23。0三路信号。f。0为相位控制字高四位的信号(底八位全部置0），xs13。.0,ps3.。0为相位控制字的显示信号。相位控制字电路原理图如下:封装后的电路模块如下：而对于频率控制字我们则可以直接用
