《自考计算机系统结构试题及标准答案解析》由会员分享，可在线阅读，更多相关《自考计算机系统结构试题及标准答案解析（7页珍藏版）》请在金锄头文库上搜索。
1、2016年4月高等教育自学考试全国统一命题考试计算机系统结构 试卷(课程代码02325)本试卷共3页，满分l00分，考试时间l50分钟。考生答题注意事项：1本卷所有试卷必须在答题卡上作答。答在试卷上无效，试卷空白处和背面均可作草稿纸. 2第一部分为选择题。必须对应试卷上的题号使用2B铅笔将“答题卡”的相应代码涂黑。3第二部分为非选择题。必须注明大、小题号，使用05毫M黑色字迹签字笔作答。4合理安排答题空间，超出答题区域无效。第一部分 选择题一、单项选择题 (本大题共10小题，每小题1分，共10分) 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其选出并将“答题卡” 的相应代码涂黑。未
2、涂、错涂或多涂均无分。1以软件为主实现的机器称为p26 A模型机器 B模拟机C虚拟机器D实际机器2下列关于系列机软件兼容描述正确的是p40A系列机软件必须保证向后兼容，力争向前兼容B系列机软件必须保证向下兼容，力争向前兼容C系列机软件必须保证向前兼容，力争向上兼容D系列机软件必须保证向下兼容，力争向后兼容3浮点数阶值采用二进制p位、尾数基值位rm，则该浮点数的最大阶值为p63 A2pB2p-1C2p-1D2p-1-14为了使任何时候所需的信息都只用一个存储周期访问到，信息在主存中存放的地址要求是p73 A地址最低位为0B地址最高位为0C该信息宽度的一半D该信息宽度的整数倍5存储器的最大频宽是指
3、p98 A存储器瞬时访问的频宽B存储器最大的传输速率C存储器连续访问时的频宽D存储器的实际传输速率6总线控制定时查询方式的控制线的线数为p111Alog2NB1+log2NC2+log2ND3+log2N7. 存储层次构成的主要依据是p127 ACPU的速度 B主存器件整理为word格式 C程序设计语言D程序的局部性8相联存储器的访问依据是 A内容B地址 C速度D周期9并行向量处理的互联网络是 A交换开关B纵横交叉开关C单总线D多总线10从指令和数据的多倍性来看，阵列机属于 A单指令流单数据流B单指令流多数据流C多指令流单数据流D多指令流多数据流第二部分 非选择题二、填空题(本大题共10小题，
4、每小题2分，共20分) 请在答题卡上作答。11软件的功能可以用_硬件_或_固件_实现。12指令由_操作码_和_地址码_两部分组成。p7513计算机应用可归纳为向上升级的4类：数据处理、_信息处理_、_知识处理_ 和智能处理。p44p4514浮点数下溢处理的精度损失对 _系统_ 程序和_应用_ 程序设计者都是透明的。p6915适当选择好Cache的容量、块的大小、组相联的_组数_和组内的_块数_ ，可以保证有较高的命中率。16能够并行读出多个CPU字的单体多字和_多体单字_、_多体多字_的交叉访问主存系统被称为并行主存系统。p10017中断系统的软、硬件功能分配实质上是中断_处理程序软件_和中断
5、_响应硬件_的功能分配。p10718页式存储是把_主存_空间和_程序_空间都机械地等分成固定大小的页，按页顺序编号。p13119主存空间数据相关是相邻两条指令之间出现对主存 _同一单元_要求_先写而后读_的关联。20将二维数组中各元素在存储器中_错位_存放可以使行或列的各元素都能并行访问，但会造成_主对角线_上各元素的并行访问冲突。三、简答题(本大题共5小题，每小题6分，共30分) 请在答题卡上作答。21.简述指令字格式优化的措施。p80答： 采用扩展操作码，并根据指令的频度Pi的分布状况选择适合的编码方式，以缩短操作码的平均码长； 采用多种寻址方式，以缩短地址码的长度，并在有限的地址长度内提
6、供更多的地址信息；采用0、1、2、3等多种地址制，以增强指令的功能；在同种地址制内再采用多种地址形式，让每种地址字段可以有多种长度，且让长操作码与短操作码进行组配；整理为word格式在维持指令字在存储器中按整数边界存储的前提下，使用多种不同的指令字长度。22. 简述引入数据表示的原则。p61答：看系统的效率是否有显著提高，包括实现时间和存储空间是否有显著减少；实现时间是否减少又主要看主存和处理机之间传递的信息量是否减少；看引入这种数据表示后，其通用性和利用率是否提高。如果只对某种数据结构的实现效率高、而对其他数据结构的实现效率低，或应用较少，将导致性价比下降。23.简述数组多路通道的数据传输方
7、式。p119答：数组多路通道在每选择好一台设备后，要连续传送完固定K个字节的成组数据后，才能释放总线，通道再去选择下一台设备，再传送该设备的K个字节。如此，以成组方式轮流交叉地为多台高速设备服务。设备要想传送N个字节，就需要先给N/K次申请使用通道总线才行。24 简述机群系统相对于传统的并行系统的优点。答:系统有高的性能价格比；系统的开发周期短；系统的可扩展性好；系统的资源利用率高；用户投资风险小；用户编程方便。25 简述SIMD系统的互连网络的设计目标。答：结构不要过于复杂，以降低成本；互联要灵活，以满足算法和应用的需求；处理单元间信息交换所需传送步数尽可能少，以提高速度性能；能用规整单一的
8、基本构件组合而成，或经多次通过或多级连接来实现复杂的互联，使模块性好，以便于用VLSL实现并满足系统的可扩展性。四、简单应用题(本大题共2小题，每小题l0分，共20分) 请在答题卡上作答。26 给出N=8的蝶式变换，如图题26图所示。 写出互连函数关系。 如果采用omega网络，需几次通过才能完成此变换？ 0。 。0 1。 。1 2。 。2 3。 。3 4。 。4 5。 。5 6。 。6 7。 。7 题26 图整理为word格式解： 互联函数关系：f(P2P1P0)=P0P1P2如果处理单元设有屏蔽位控制硬件，可让PE0、PE2、PE5和PE7均处于屏蔽，PE1、PE3、PE4和PE6为活跃，
9、只需要在omega网络上通过一次，传输路径无冗余。如果处理单元未设置屏蔽位控制硬件，就需要在omega网络上通过两次，此时，传输路径就会出现很多冗余。27. 由3位数（其中最低位为下溢处理的附加位）经ROM查表舍入法，下溢处理成2位结果，设计使下溢处理平均误差接近于0的ROM表，列出ROM编码表的地址与内容的对应关系。解：3位数的ROM下溢处理表共有23=8个地址，地址码为000111，每个地址存放一个处理结果。下溢处理平均处理误差接近于0的ROM处理表如图27所示地址000001010011100101110111内容0001011010111111 图27五、综合应用题 (本大题共2小题，
10、每小题l0分，共20分) 请在答题卡上作答。28如果通道在数据传送期中，选择设备的时间T5为10s，传送一个字节数据需要的时间TD为0.5s。 (1)某低速设备每隔500s发出一个字节数据请求，至多可接几台这种设备？ (2)对于题28表所示的低速设备，一次通信传送的字节数不少于1024个字节，则哪些设备可挂？哪些设备不可挂？设备ABCDEF设备速率fi/Bs-11/0.11/0.61/0.21/0.251/0.81/0.55 题28表 AF设备的速率解： 低速设备每隔500发出一个字节的数据传送请求，挂低速设备的通道应按字节多路通道方式工作，极限流量：fmax.byte=1/(TS+TD)如果
11、所挂的台数为m，设备的速率fi实际就是设备发出的字节传送请求的间隔时间的倒数，相同设备，速率之和为m fi。为了不丢失信息，应满足:1/(TS+TD)m fi于是m应满足：m1/(TS+TD)fi=500/（10+0.5）=48所以至多可挂48台低速设备。整理为word格式29 有以下FORK 、JOIN写成的在多处理机上并行执行的程序：10 U=A+B FORK 3020 V=U/B JOIN 2 GOTO 4030 W=A*U JOIN 240 FORK 6050 X=W-V JOIN 2 GOTO 7060 Y=W*U JOIN 270 Z=X/Y假设现为两台处理机，除法速度最慢，加、减法速度最快，画出该程序在两台处理机上运行时的资源时空图。 解：如答29图。整理为word格式 友情提示：本资料代表个人观点，如有帮助请下载，谢谢您的浏览！ 整理为word格式
