《CMOS异或门集成电路课程设计》由会员分享，可在线阅读，更多相关《CMOS异或门集成电路课程设计（19页珍藏版）》请在金锄头文库上搜索。
1、课程设计任务书学生姓名：王帅军专业班级：电子1103班指导教师：封小钰工作单位：信息工程学院题目：CMOS异或门初始条件：计算机、ORCAD软件、L-EDIT软件要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具 体要求）1、课程设计工作量：2周2、技术要求：（1）学习 ORCAD 和 L-EDIT 软件。（2）设计一个 CMOS 异或门电路。（3）利用 ORCAD 和 L-EDIT 软件对该电路进行系统设计、电路设计和版图设计， 并进行相应的设计、模拟和仿真工作。3、查阅至少5 篇参考文献。按武汉理工大学课程设计工作规范要求撰写设计报 告书。全文用A4纸打印，图纸应符
2、合绘图规范。时间安排：2014.12.29 布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告 格式的要求；课程设计答疑事项。2014.12.29-12.31学习ORCAD和L-EDIT软件，查阅相关资料，复习所设计内容的 基本理论知识。2015.1.1-1.8对 CMOS 异或门电路进行设计仿真工作，完成课设报告的撰写。2015.1.9 提交课程设计报告，进行答辩。指导教师签名：年 月 日系主任（或责任教师）签名：目录摘要IAbstract II1 绪论 12 异或门介绍 23 仿真电路设计 33.1 ORCAD 软件介绍 33.2 仿真电路原理图 43.3 仿真分析 54 版图
3、设计 84.1 L-EDIT软件介绍84.2版图绘制84.3 CMOS异或门版图DRC检查105 心得体会11参考文献12附录123摘要性能优越的异或门是实现各种运算集成电路的基础，可广泛应用于全加器，乘法器 和算术逻辑单元等电路中CMOS集成电路由于工艺技术的进步以及功耗低、稳定性高、 抗干扰性强、噪声容限大、可适应较宽的环境温度和电源电压等一系列的优点，成为现 在 IC 设计的主流技术。本文首先介绍了 CMOS异或门电路，紧接着介绍了 ORCAD软件，并利用此软件搭 建了仿真电路图，对电路进行了仿真分析。最后介绍了 L-EDIT 软件，并利用此软件绘 制了该电路的版图。关键词：CMOS异或
4、门；ORCAD； L-EDIT；版图AbstractThe superior performance of xor gate is to achieve a variety of operations, the basis of the integrated circuit can be widely used by full adder, multiplier and the arithmetic logic unit and so on in the circuit.CMOS integrated circuit due to the progress of technology and
5、low power consumption, high stability, strong anti-interference, big noise tolerance, can adapt to a wide environment temperature and supply voltage and so on a series of advantages, and is now the mainstream technology of IC design.This article first introduces the CMOS xor gate, and then introduce
6、s the ORCAD software, circuit diagram, and use this software to build the simulation of circuit simulation analysis.Finally L-EDIT software is introduced, and the use of this software to draw the circuit of the landscape.Keywords: CMOS xor gate;ORCAD;L - EDIT;landscape1 绪论异或门是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、
7、1 个输出端，多输入 异或门可由 2 输入异或门构成。若两个输入的电平相异，则输出为高电平 1；若两个输 入的电平相同，则输出为低电平 0。亦即，如果两个输入不同，则异或门输出高电平。 虽然异或不是开关代数的基本运算之一，但是在实际运用中相当普遍地使用分立的异或 门。大多数开关技术不能直接实现异或功能，而是使用多个门设计。异或门能实现模为 2 的加法，因此，异或门可以实现计算机中的二进制加法。半加器就是由异或门和与门 组成的。CMOS 集成电路采用场效应管，且都是互补结构，工作时两个串联的场效应管总是 处于一个管导通，另一个管截止的状态，电路静态功耗理论上为零。实际上，由于存在 漏电流，CMO
8、S电路尚有微量静态功耗。单个门电路的功耗典型值仅为20mW，动态功 耗（在1MHz工作频率时）也仅为几mW。CMOS集成电路供电简单，供电电源体积小， 基本上不需稳压。 CMOS 集成电路由于工艺技术的进步以及功耗低、稳定性高、抗干 扰性强、噪声容限大、可等比例缩小、以及可适应较宽的环境温度和电源电压等一系列 优点，成为现在 IC 设计的主流技术。在 CMOS 集成电路设计中，异或电路的设计与应用是非常重要的。 IC 设计者可以 根据芯片的不同功能和要求采用各种不同结构的异或电路，从而实现电路的最优化设 计。 CMOS 异或门的版图设计是集成电路设计中的一个重要单元，它的复杂度与功耗密 切相关
9、，越复杂功耗就越大。如何在保持高性能的情况下减小芯片面积和功耗，无疑是 设计的关键，这要求设计者对芯片的重要部件进行各方面的优化。2 异或门介绍异或运算是实际中比较常用的逻辑运算，两个变量进行异或运算，其规则为变量的 值同为 1 或0，结果为0，两个变量的取值相反则结果为 1。异或运算的真值表如表 2.1 所示。表 2.1 异或运算真值表Y = AB + AB = A B(1)异或门的逻辑运算符号如图 2.1 所示图 2.1 异或门逻辑符号性能优越的异或门是实现各种运算集成电路的基础，可广泛应用于全加器，乘法器 和算术逻辑单元等电路中。用 CMOS 静态逻辑电路设计的异或门电路具有功耗低，结
10、构简单可靠，工作速度快等优点，成为大规模集成电路芯片设计中最重要的单元电路之3 仿真电路设计3.1 ORCAD 软件介绍OrCADPspice 为美国 OrCAD 公司在 1998 年与 Microsim 公司合并之后，将其 Pspice 整合到原先OrCAD系统(包含电路图输入的OrCAD Capture、印刷电路板布局的 OrCAD Layout 及可编程逻辑(Programmable Logic )电路合成的 OrCAD Exerpss )内 的一套计算机辅助电路分析软件。2000年，OrCAD公司被益华计算机(Cadence Design System, Inc.)收购，并推出 OrC
11、AD9.21。在2003年，推出OrCAD10.0。在2005年，进一步与益华计算机的PCB 设计软件Allegro15.5 起推广给客户，故版本号码直接跳到15.5。在2009年，OrCAD 正式推出功能增强的16.3版本，目前作为益华计算机入门级的计算机辅助电路分析软件 推广给客户使用。OrCAD 是一套在个人电脑的电子设计自动化套装软件，专门用来让电子工程师设 计电路图及相关图表，设计印刷电路板所用的印刷图，及电路的模拟之用。早在工作于DOS环境的ORCAD4.0,它就集成了电路原理图绘制、印制电路板设计、 数字电路仿真、可编程逻辑器件设计等功能，而且它的界面友好且直观，它的元器件库 也
12、是所有EDA软件中最丰富的，在世界上它一直是EDA软件中的首选。ORCAD公司 在2000年七月与CADENCE公司合并后,更成为世界上最强大的开发EDA软件的公司， 它的产品ORCAD世纪集成版工作于WINDOWS95与WINDOWSNT环境下，集成了电 原理图绘制，印制电路板设计、模拟与数字电路混合仿真等功能，它的电路仿真的元器 件库更达到了 8500个，收入了几乎所有的通用型电子元器件模块。OrCAD Capture与OrCAD PCB Editor的无缝数据连接，可以很容易实现物理PCB 的设计；与 Cadence PSpice A/D 高度集成，可以实现电路的数模混合信号仿真。 Or
13、CAD Capture CIS 在原理图输入基础上，加入了强大的元件信息系统，可用于创建、跟踪和认 证元件，便于优选库和已有元件库的重用。图形化、平面化和层次化设计能力提高了原 理图设计效率，集中管理物料编号和器件信息，可进行数据流程、封装以及互联的在线 设计规则检查，这种简单的原理图输入技术让设计师能够更好的发挥他们的创造力，专 注于电路设计，而不是忙碌于工具层面的操作。3.2 仿真电路原理图利用组合逻辑关系，在OrCAD Capture CIS中绘制的仿真电路原理图如图3.1所示。VCC_BARVCC_BARVCBARMbreakp_l-罕M2MbreakPM4V1 = 5VV2 = 0V
14、TD = 0uTR = 0.01uTF = 0.01uPW = 5uPER = 10uMbreakPAM31-V.CC_BM1MbreakNMbreakpRM51B 3件丄一-10aRMbreakp_产M61-MbreakNMbreakN0 0 0PER = 100u oV1 = 5VV2 = 0VTD = 0uTR = 0.01u TF = 0.01u PW = 48u图 3.1 CMOS 异或门电路图在该电路中，PMOS和NMOS呈现对称状态，PMOS组成上拉通路，NMOS组成下拉通路。各个MOS管的状态和Vout输出随着VI和V2的变化状态如表3.1所示（“高”指高电平，“低”指低电平）
15、。表 3.1 MOS 管及 Vout 状态转换图V1V2通断Vout低低M1，M3，M5，M6，M11，M12M2，M4，M7，M8，M9, M10低低高M1，M5，M8，M10，M11，M12M2，M3，M4，M6，M7，M9高高低M2, M3，M6，M7，M9，M12M1，M4, M5, M8, M10，M11高高高M2, M4，M7，M8，M9，M10M1，M3, M5, M6, M11, M12低3.3仿真分析为验证此异或门的正确性，需要进行仿真以验证它的正确性。新建仿真文档gatel, 先进行偏置点仿真设置，如图3.2所示。电路图中各偏置点电压，电流和功耗情况如图 3.3所示。ArL：lyE e tyje :Simulation Settings gate!Gener ：alAnalysi eConfition FilesOpti OREDstw CollectionProbe YindoOutput File OptionsIn
