《象棋竞赛计时器的设计.doc修改版》由会员分享，可在线阅读，更多相关《象棋竞赛计时器的设计.doc修改版（27页珍藏版）》请在金锄头文库上搜索。
1、 课 程 设 计课程名称 数字电子技术 课题名称 象棋竞赛计时器设计 专 业 电气工程及其自动化 班 级 电气0705班 学 号 200701010524 姓 名 贾 磊 指导教师 陈意军 2009年 11月11日目录前言 3第一章 计数器概述 41.1 计时器的特点及应用 41.2 设计任务及要求 5第二章 电路设计原理及单元模块62.1 设计原理 62.2 设计方案 7 2.3 单元模块 8 2.3.1 8421BCD码递减计数器模块 8 2.3.2 时钟模块 15 2.3.3 辅助时序控制模块 16 2.3.4 译码显示模块 17 2.3.5 开关控制模块 19第三章 硬件安装与调试 2
2、03.1 电路的安装 203.2 电路的调试 21第四章 实验体会 22结 论 23附 录24 前言电子课程设计是电子技术学习中非常重要的一个环节，是将理论知识和实践能力相统一的一个环节，是真正锻炼我们学生能力的一个环节。在许多领域中计时器均得到普遍应用，诸如在体育比赛，定时报警器、游戏中的倒时器，交通信号灯、红绿灯，由此可见计时器在现代社会是何其重要的。在象棋比赛中，甲乙二人在3小时规定用时后开始读秒，甲乙读秒分别为30秒倒计时，每隔一秒，计数器减一。甲30秒用时完后，乙自动切换。以数字形式显示倒计时时间。本设计主要能完成：显示3时00分00秒和30秒倒计时功能；系统设置外部操作开关，控制计
3、时器的直接清零、置数、启动和暂停功能；3时00分00秒计时器为递增计时，其计时间隔为1秒；30秒计时器为递减计时，计时器走到到零时，数码显示器显示00，同时发出蜂鸣报警信号和数码显示灯闪烁。整个电路的设计借助于EWB5.0仿真软件和数字逻辑电路相关理论知识，并在EWB5.0下设计和进行仿真，得到了预期的结果。第一章 计时器概述 1.1 计时器的特点及应用 随着社会文明的进步和科学技术的发展，先进的电子技术在各个近代学科门类和技术领域占有不可或缺的核心地位。在我国现代化建设的发展进中数字电子技术在国民经济和科学研究各个领域的应用也越来越广泛，而计时器恰恰是数字电子技术的一个重要组成部分，计时器是
4、一个用来实现计数功能时序部件，它不仅可以用来计脉冲个数，还常用来做数字系统的定时、分频执行数字运算，以及其他特定的逻辑功能等等。 计时器的种类很多。按构成计时器的各触发器是否使用同一个时钟脉冲源来分，可以分为同步计时器和异步计时器。根据计时制的不同，可以分为二进制、十进制和任意进制计时器。根据计时器的增减趋势，又可以分为加法、减法和可逆计时器。还有可预置数和可编程序功能计时器等等。目前，无论是TTL还是CMOS集成电路，多有品种较齐全的中规模集成计时器，使用者只要借助于期间手册提供的功能表和工作波形图及管脚图排列，就能正确地使用这些器件。1.2 设计任务及要求 1.2.1基本要求：（1） 具有
5、显示3时00分00秒和30秒倒计时功能；（2） 甲乙在3小时公共用时后，开始读秒；甲乙读秒分别为30秒倒计时，每隔一秒，计数器减一。甲30秒用完后乙自动切换。以数字形式显示倒计时时间。（3） 系统设置外部操作开关，控制计时器的直接清零、置数、启动/连续、暂停等功能；（4） 计时器为3时00分00秒递增和30秒秒递减计时，其计时间隔为1秒； （5） 30秒计时器递减到零时，数码显示器闪烁，同时发出蜂鸣报警信号。1.2.2 设计任务及目标： （1） 设计思路清晰，整体设计给出框图，提供总电路图（2） 单元模块设计，给出具体设计思路和电路；（3） 给出单元模块电路，总电路图的仿真结果（4） 进行电路
6、的装接、调试，直到电路能达到规定的设计要求； （5） 写出完整、详细的课程设计报告。1.2.3 主要参考器件： NE555（1） 74LS192（7） 74LS00（2） 74LS08(1) 74LS02(1)74LS32(2) 74LS04（2） 数码显示灯1个 数码管7个第二章 电路设计原理与单元模块 21 设计原理 总体参考方案框图如下图所示。它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路（简称控制电路）等模块组成。其中计数器和控制电路是系统的主要模块。计数器完成3小时00分00秒和30秒倒计时功能，而控制电路完成计数器的直接清零、启动计数、置数、暂停/连续计数、译
7、码显示电路的显示与定时时间到报警等功能。脉冲发生器3小时显示电路30秒倒计时译码显示电路控制电路报警电路外部操作开关秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太高，故电路可采用555集成电路或由TTL与非门组成的多谐振荡器构成。 译码显示电路由74LS48和共阴极七段LED显示器组成。报警电路在实验中可用数码显示灯和蜂鸣器构成。22 设计方案 分析设计任务书，计数器和控制电路是系统的主要部分。计数器完成3h和30s倒计时功能，而控制电路具有直接控制计数器的启动计数、暂停连续计数、译码显示电路的显示功能。为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号
8、之间的时序关系。在操作直接清零开关时，要求3h计数器直接清零。当公共3小时走完之后，时间定格在3时00分00秒保持不变，于是想到将显示3小时的那个芯片的输出端Qa和Qb通过一个与非门之后的输出再和脉冲CP进行逻辑与运算，将结果作为秒个位脉冲的输入这样就可做到数码管显示3时00分00秒的字样时停止计数。之后是自行启动30秒倒计时。将上文所说的Qa和Qb连到与非门的输入端，然后将输出的结果再通过反向器求反，从反向器的输出端引一条线与脉冲CP通过与门之后输出到30秒的秒个位的脉冲输入端，即CPd，这样就可实现3小时过完之后30秒倒计时自行启动。最后是控制电路的设计，考虑到一般的开关在开关闭合和断开的
9、时候会有跳动导致接触不良的现象，所以在本实验中采用RS触发器构成的单刀双掷防抖动开关即可排除开关抖动的干扰，具体原理下文有详细论述在此不再赘述。23 单元模块 2.3.1 8421BCD码递减计数器模块计数器选用汇总规模集成电路74LS192进行设计较为简便，74LS192是十进制可编程同步加减计数器，它采用8421码二-十进制编码，并具有直接清零、置数、加减计数功能。图2-3是74LS192外引脚及时序波形图。图中、分别是加计数、减计数的时钟脉冲输入端（上升沿有效）。是异步并行置数控制端（低电平有效）， 、分别是进位、借位输出端（低电平有效），CR是异步清零端，D3-D0是并行数据输入端，Q
10、3-Q0是输出端。74192的功能表见下表2-1所示。其工作原理是：当=1，CR=0时，若时钟脉冲加到端，且=1 则计数器在预置数的基础上完成加计数功能，当加计数到9时，端发出进位下跳变脉冲；若时钟脉冲加到端，且 =1，则计数器在预置数的基础上完成减计数功能，当减计数到0时， 端发出借位下跳变脉冲。 图2-3 74LS192外引脚及时序波形图 表2-1 74LS192功能表输入输出清零置数加计数减计数数据Q0Q1Q2Q3CRLDCPuCPDD0D1D2D31000000d0d1d2d3d0d1d2d3011递减计数011递增计数0111保持当CPD =1，计数脉冲从CPu 送入，则在CP上升沿
11、的作用下，计数器进行加计数，加到9后，借位输出端=0当CPu =1时，计数脉冲从CPD 送入，则在CP上升沿的作用下，计数器进行减计数，减到0时，借位输出端 =0由74LS192构成的六十进制递减计数器如下图所示 其计数过程如下：芯片的顺序从左到右定为1、2、3、4、5第5个芯片的UP管脚输入的CP是由第1个芯片的QA和QB与非的结果再与频率为1HZ的脉冲逻辑与得到的结果，这样当计时器计时到3小时00分00秒时第5个芯片的UP端输入的脉冲为0这样就停止了脉冲的输入进而启动30秒倒计时的计数。其进位方式如下：第5个芯片从0走到9时其进位输出端产生一个0作为第四个芯片的脉冲输入，由于要设计的六十进制的计数器而74LS192时10进制加减计数器，于是将第4个芯片的QB和QC进过一个与门连到芯片的CR清零端这样当计数器走到6时QB和QC逻辑与过之后产生一个1计数器清零这样就构成了一个60进制的计数器，然后将第4个芯片的QB和QC逻辑与过之后的结果作为第3个芯片的脉冲输入，这样秒位每走60秒就向分的个位进1。以下类推即可。由74LS192构成的三十进制递减计数器如下图2-4所示 CP输入 图2-4 8421B
