《USP-CN21SBUA逻辑详细设计方案》由会员分享，可在线阅读，更多相关《USP-CN21SBUA逻辑详细设计方案（17页珍藏版）》请在金锄头文库上搜索。
1、产品名称Prdu nm密级nideil leveUSP产品版本Product versionToal 8ages共18页V100R0US CN21SU逻辑详细设计方案 SP 2BUALoi ow Levl Dsn (仅供内部使用)Foneraluseonl拟制：Prepe y雕峻峰日期：Date204-060审核：viewed y日期：Dteyyyy-m-dd审核：Revew y日期:Daeyyy-mdd批准：Graedby日期：Dateyyymmdd华为技术有限公司uaw Techoies o。, Ld.版权所有 侵权必究All right reerved修订记录Revisio ecor用于
2、说明对文档加附页或文档版本升级时对文档的改动情况。Describe changes to the document when attachment is added to the document or when the document is upgraded. 日期ate修订版本Revision ersion修订记录的修订版本请按1.00、1.01、1.02.进行填写 Revised release should be logged as 1.00, 1.01, 1.02修改描述 haneDescition描述每次修订的详细内容，例如在哪个地方有过修订，都要有明确说明。Describe d
3、etailed contents of each modification, e.g. Where was revised. 作者Athor206-20100初稿完成initil trnmttal 雕峻峰yyy-mmdd1。01修改XXX rvise xxx作者名nayymdd1.02修改XXevied xx作者名 naeyyyymm-d0修改XX rvised xx作者名nameisributio LIST分发记录Cpy No.Holder抯Nme Rle 持有者和角色su ae 分发日期1yymd2Prect anageyy-d3yyyymm-d4Custmerepretatieyyyy-
4、mmdd5tyyyy-mm-dd目 录le fConets Itoduction 简介61.roe 目的62各模块详细设计方案62.1逻辑管脚分配72.2AD70接口12电源上电控制12.4BC（H16）接口15其他173附件13。逻辑设计文件172评审报告参考资料清单Lis of refrnce ：13。参考资料清单List o reence :8表目录 Lstf Tbles表1 逻辑管脚分配7表2 逻辑寄存器地址分配4图目录 of Fiues图1单板逻辑功能框图7图2 CP和逻辑数据地址总线接口图13图MC存储器接口读写时序4USP1SBUA逻辑详细设计方案 SP CUA Logi Low
5、 Lel esign关键词Key words：EPLD， Altea， EPM25AC208摘 要Abstact：本文档详细描述了NA单板逻辑的功能实现.缩略语清单Lit of abeiations:Abbrevations缩略语Fullseing 英文全名inse explanaion 中文解释SPniversa evic Paform通用业务平台AAdvaceTelom Comting Architectur 先进的电信计算结构1 nrouctio 简介1.1 Purpse 目的本文档是UP平台21BA单板逻辑（位置号4）的详细设计。适用单板CN2SBUA。.2 各模块详细设计方案逻辑选型
6、是421084：:Altea的EP25620810。逻辑主要实现以下功能：1、 看门狗WT2（D06）接口电路.逻辑外挂一片ADM706用于监控BMC，实现DT 2#的功能.上电后，BMC必须定时通过逻辑清这片ADM76，否则会被复位,同时关断条PMI通路。2、 电源上电控制根据750芯片组的要求，逻辑根据各个电源的pwrok信号作上电时序控制。3、 BMC扩展GPIO控制,BM外挂FLASH译码等.由于BMC的GPIO管脚数量不够使用，而且BC的GIO驱动能力较弱，同时可靠性要求部分控制信号被锁存，保证BMC运行过程中复位或失效不会影响到Xon小系统,因此逻辑的部分管脚作为BC的扩展GPIO
7、,受BMC的控制。BC外挂一片FLAH，BMC对FLAH的操作通过逻辑译码来完成.4、 同时逻辑完成其它一些零碎的控制功能。单板逻辑功能框图如图所示：WDT2#706WDT处理清狗复位BMC上电控制Power GOODsPower Control708逻辑上电复位BMC译码/GPIO扩展单板控制信号FLASH译码BMCAD23:0读/写控制图1 单板逻辑功能框图由于逻辑是由STAND BY的3V供电，上电最早,下电最迟,因此逻辑设计中需要避免闩锁的影响。2.1 逻辑管脚分配逻辑管脚分配如下:表1 逻辑管脚分配编号网络号/O特性说明PRON_FCPO该信号控制FP的.3V（CP 电源）和Coe电
8、源的使能信号，高有效:当RGOOD_VD25和PWRGOO_VD1V8都有效时，PONFP就变为有效;（因为.8V有效就表示3。3V也有效)PD上电复位时，该管脚初始化为0。26H2_2_PWOK(到硬盘扣板）O输出到P4H_的WRO管脚的PWROK信号.当P64H0_WRO和SIPWROK都为1时,该信号为,否则为0。4H21_PWRO（到后插板）4H的PWRO管脚输入信号。当64H2_0_WROK和RTM_RK都为时，该信号为1，否则为0.48246_0_BSGET保留.输出3态。582546_2_A_SIGDETO保留.输出态。254_B_I保留.输出3态。7256_PR_GDO256的
9、PO信号。如果WGODVDD1V、PWRGOD_VDD1V、PGOOVDD2V5都为1，那么8256PWR_GD为1,否则为0。PD上电复位时,该管脚初始化为0.8ADM08_PFO_I保留.9DM78RST_IPLD上电复位信号.由AM708上电时输入，保证PL可靠复位.1CA6:3IBMC地址总线1BMC_D:15IB数据总线12BMC_AH_H28控制信号13BA_H2168控制信号14BC_COM1TXI接C的发端1BMC_O1_RD接BMC的收端16SIO_COM_TXDI接LPC472发端17S_COM1_TXD接LP4742收18E_CMD逻辑串口发端.9ECM_RDI逻辑串口收
10、端。串口的MUX选择关系由BMC控制。0BM_PCS1_H26输出片选21BMC_CS256_H2168输出片选（保留）22BMC_TRST_O送给BC的JTG接口的TST信号。低有效。当HUDI_TRST_ 为0、或BMREET_为0时,该信号就为0；只有HUDI_ETS_和M_RET都为1时，该信号才为1。23BC_WEIB写控制信号2BMCFA8:15Flas地址总线25BMCF_C_OMC外挂的Fas片选信号.低有效。26BMC_IBC读写控制信号27MCD0:1IBC模式输入。BMC_MODE_SLIBMC模式选择,由跳线控制。默认为1，即没有上跳线帽.2M_PFSEI30C_PWR
11、OK_M输出到EPL的PRO_信号，经过PLD送到ICH3的PWRO管脚。和面板上的REST按钮所起作用相同。保留.（不可靠)31BMC_RD_IMC读信号32BMC_RES_IMC输出的复位信号,可以用于复位eon。调试阶段保留。33_FC_OUTEOBC使能FCP的FC通道0/1输出到背板.高有效。EPLD上电复位时，该管脚初始化为0.另外如果P6H2_PWROK为低，那么该信号也必须为低，考虑到防止闩锁。3D_RESETPU的P测试接口引入的复位信号,备用.35EPLD_ADM06MRO3PL_ADM706_RT_I37EPLD_ADM7DIO38LD_DM70_WO_39EPD_CLKIPLD输入时钟信号。33MHz，备用。0EPL_GO1PD_TCK/EPL_TDIPLDTDOD_TMJTAG42EPL_P1_SKTOCCIPU在位信号1表示PU1不在位,0 表示CP1在位434FCP_POION_OBMC允许后插
