《基于FPGA分频器的研究与设计》由会员分享，可在线阅读，更多相关《基于FPGA分频器的研究与设计（34页珍藏版）》请在金锄头文库上搜索。
1、基于FPGA分频器的设计摘要：分频器是数字系统设计中的基本电路，在复杂数字逻辑电路设计中，根据不同设计的需要，会遇到偶数分频、奇数分频、半整数分频等，有时要求等占空比，也有要求非等占空比。在同一个设计中有时要求多种形式的分频，通常由计数器或计数器的级联构成各种形式的偶数分频和奇数分频，实现较为简单，但是对半整数分频实现较为困难。设计师希望有一种比较方便实用的设计方法，根据情况的需要，在实验室就能设计分频器并且可以马上检测使用，只需要更改频率系数而不修改其他器件或是电路板。因此，本文利用verilog硬件描述语言，通过开发平台，使用FPGA,设计了一种能满足上述情况的通用分频器。只要在分频器的输
2、入端输入相应的分频系数，就可以得到所需的频率。关键词：分频器；偶数；奇数；半整数；分频系数；FPGASeparatefrequencyinverterbasedonFPGAdesignAbstract：Pointsarethefrequencyofandigitalsystemdesign,thebasiccircuitincomplexdigitallogiccircuitdesign,accordingtodifferentdesignneeds,willmeetevenpointsfrequency,anoddnumberofpointsfrequency,halfintegerpoin
3、tsfrequencyetc,sometimesrequire390v,suchastherequest390v.Inthesamedesignsometimesrequiremultipleformsofpointsfrequency,usuallybyacounterorcountercascadeconstitutevariousformsofthefrequencyandtheoddpointsevenpoints,toachievecomparativelysimplefrequency,buthalf-and-halfintegerpointsfrequencydivisionfr
4、equencyrealizemoredifficult.Designershopetohaveamoreconvenientandpracticaldesignmethods,accordingtotheneedsofthelaboratorycondition,candesignpointsfrequencydeviceandcanimmediatelydetectionusing,onlyneedtochangefrequencycoefficientsandnotmodifyotherdeviceorcircuitboard.Therefore,thispaperuseverilogha
5、rdwaredescriptionlanguage,throughthedevelopmentplatform,usetheFPGA,designakindofcanmeettheabovesituationofpracticalpointsfrequencydevice.Aslongasthefrequencyofaninpointscorrespondingpointsinputinputfrequencycoefficients,cangetfrequencyrequired.Keywords:Points,frequency,manometers,Even,Odd,Halfaninte
6、ger,Pointsfrequencycoefficients,FPGA第一章绪论11.1 FPGA简介11.2 选题的意义和目的21.3 国内外应用现状及研究现状31.3.1 应用现状31.3.2 研究现状41.4 本文组织结构5第二章几类分频器的设计及其分频原理72.1 偶数倍分频72.1.1 分频原理72.1.2 软件简介72.1.3 软件仿真72.2 奇数倍分频92.2.1 分频原理92.2.2 软件仿真102.3 半整数分频122.4 小数分频器132.4.1 积分分频器132.4.2 累加器分频142.4.3 小数分频器的应用152.5 本章小结17第三章通用分频器的设计183.1
7、 设计方案183.1.1 设计方案一183.1.2 设计方案二183.2 系统设计193.2.1 电路工作流程图及部分程序203.2.2 时钟输出流程图及部分程序233.3 通用分频器的应用253.3.1 等占空比的奇数分频器253.3.2 任意占空比的奇、偶数分频253.3.3 等占空比的偶数分频器263.3.4 半整数分频器263.4 本章小结26结论27致谢28参考文献29第一章绪论1.1 FPGA简介FPGA是现场可编程门阵列的简称，是可编程逻辑器件（PLD）问世以来的第四代产品，适合于时序、组合等逻辑电路的应用。它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是
8、作为专用集成电路领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。它是当今数字系统设计的主要软件平台，其主要特点就是完全由用户通过软件进行配置和编程，从而完成某种特定的功能，且可以反复擦写。在修改和升级时，不需要额外的改变PCB电路板，只是在计算机上修改和更新程序，使硬件设计工作成为软件开发工作，缩短了系统的设计周期，提高了实现的灵活性并降低了成本，因此获得了广大硬件工程师的青睐。对PROM、EPROM、E2PROM熟悉的人都知道这些可编程器件的可编程原理是通过加高压或紫外线导致三极管或者MOS管内部的载流子密度发生变化，实现所谓的可编程，但是这
9、些器件或只能实现单次可编程或编程状态难以稳定。FPGA则不同，它采用了逻辑单元阵列这样一个概念，内部包括可配置逻辑模块CLB、输出输入模块IOB和内部连线三个部分。FPGA的可编程实际上是改变了CLB和IOB的触发器状态。这样就可以实现多次重复的编程，由于FPGA需要被反复烧写，它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成，而只能采用一种易于反复配置的结构。查找表可以很好的满足这一要求，目前主流FPGA都采用了基于SRAM工艺的查找结构，也有一些军品和宇航级FPGA采用Flashy者熔丝与反熔丝工艺的查找表结构。通过烧写文件改变查找表内容的方法来实现对FPGA的重复配置。
10、根据数字电路的基本知识可以知道，对于一个N输入的逻辑运算，不管是与或运算还是异或运算等等，最多只可能存在2N种结果。所以如果事先将相应的结果存放于一个存贮单元，就相当于实现了与非门电路的功能。FPGA的原理也是如此，它通过烧写文件区配置查找表的内容，从而在相同的电路情况下实现了不同的逻辑功能【11】。FPGA作为未来数字系统的基础之一，是目前硬件设计研究的重点，它可以代替几十甚至上百种通用IC芯片，具有可编程和实现方案容易改动等特点。由于FPGA的现场可编程性及高密度性，使电路设计的大部分工作在微机上进行，FPGA的功能完全由用户编制的配置程序所决定，不改变其电路的逻辑功能。同时具有设计开发周
11、期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及实时在线检验等优点，因此，可广泛应用于产品的原理设计和产品生产之中。在现代电子系统中，数字系统所占的比例越来越大。系统发展的优势是数字化和集成化，而FPGA作为可编程ASIC（专用集成电路）器件，它将在数字逻辑系统中发挥越来越重要的作用。1.2 选题的意义和目的自电子产品诞生之日起，电子产品开发流程和方法就随着电子元器件的不断演进而变化，从最早的电子管器件到晶体管再到集成电路，工程师在设计产品时，所采用的工具和方法都有所不同，但是总的来说贯穿电子设计的统一思路是：使用印刷电路板上的分立、现成元件、连接器或者IC创建物理平台实现所
12、需要的功能。例如：在60年代，如果要设计一个收音机，工程师必须通过在PCB板上通过晶体管、电阻、电容、电感、电线、滤波器、二极管等电路搭建出一个物理平台，实现对RF信号的调谐、滤波、放大等，最后实现收音机的功能。基础电路出现以后，一些分立器件被集成到一颗芯片上，但是总的设计思路没有变化，还是要在一个PCB板上通过无源器件和IC搭建出一个物理平台，实现信号的接收、处理和输出。但是，随着FPGA等可编程器件的诞生，设计思路正发生着微妙的变化，随着更多功能从分立器件移到可编程领域，各种不同的设计流程交汇到了一起。现在，有效的电子设计是将板卡设计、可编程逻辑设计和软件开发融合在一起，未来，随着FPGA
13、融合处理、储存于一体，板卡设计将融合进可编程逻辑设计中，电子产品设计将演变为可编程逻辑设计和嵌入式软件设计。那时，电子设计将更体现为一种软设计，一种通过开发语言和工具实现的设计。而FPGA将成为这种软设计的载体，以FPGA形式存在的低成本、大规模可编程器件可以随时的获得，这使设计者有可能将所有系统核心功能都转移到软件设计中，并利用这种设计的优势【3】。分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如altera白PLL,Xilinx的DLL.来进行时钟的分频，倍频以及相移。但是对于时钟要求不高的基本设计，通过语言进行时钟的分频相移
14、仍然非常流行。首先这种方法可以节省芯片内部的锁相环资源；再者，消耗不多的逻辑单元就可以达到对时钟操作的目的。另一方面，通过语言设计进行时钟分频，可以看出设计者对设计语言的理解程度。分频器是数字系统设计中的基本电路，根据不同设计的需要，会遇到偶数分频、奇数分频、半整数分频等，有时要求等占空比，通常由计数器或计也有要求非等占空比。在同一个设计中有时要求多种形式的分频。数器的级联构成各种形式的偶数分频及非等占空比得到奇数分频，实现较为简单。但对半整数分频、等占空比的奇数分频及小数分频实现较为困难。本文利用Verilog硬件描述语言，通过开发平台，使用FPGA,设计了一种能满足上述要求的分频器。只要在
15、分频器的输入端输入相应的分频系数，就可以得到所需的频率。随着各种先进电子产品的推出，无线通讯网络的广泛应用，使得对晶源的要求越来越高。特别是在现在电子对抗站中，我们要求各种器件工作在其固定的频率下。产品的工作频率在产品的研发阶段必须经过反复的调试才能确定，它既要能保证产品的工作效率又需要保证产品的稳定性。有些产品由于其工作区域比较广，我们还希望它在不同的工作环境下能够采用不同的工作频率，在恶劣的环境下保证其工作的稳定性，在环境比较好的情况下我们希望它的工作效率得到更好的提高。这就需要我们的工作频率能够随着我们环境的变化而变化。对于一个晶振源我们只能得到一个工作频率，但如果集成大量晶振来实现多频
16、率输出，一方面要投入很大的成本，另一方面不同晶振间的相位延迟无法预测，而且在一个区间中集成大量晶振也容易引起串扰。如果我们仅通过分频，对较高的晶振源进行分频就能很容易的得到比较丰富的频率，有利于我们对产品的测试和应用在传统的FPGA设计方法中，为了能实现等占空比的奇数分频，常常采用对输入频率进行二倍频的电路，以及对倍频后的频率F进行偶数分频，这样就降低设计电路的最高工作频率，提高对硬件的要求。本设计在不改变设计要求的前提下，对常规的设计方法进行改进，实现了在不需要对输入频率进行二倍频的条件下实现等占空比分频，从而更好的利用频率资源，同时降低了设计的复杂性【2】。众所周知，分频器是FPGA设计中使用频率非常高的基本设计之一，
