《EDA课程设计论文十进制计数加法器》由会员分享,可在线阅读,更多相关《EDA课程设计论文十进制计数加法器(17页珍藏版)》请在金锄头文库上搜索。
1、燕 山 大 学 课 程 设 计 说 明 书燕山大学课 程 设 计 说 明 书题目:十进制加法计数器学院(系):电气工程学院年级专业:08级检测1班学 号:080103020042学生姓名:指导教师:教师职称:实验师燕山大学课程设计(论文)任务书院(系):电气工程学院 基层教学单位:电子实验中心 学 号080103020042学生姓名专业(班级)08检测1班设计题目十进制加法器设计技术参数在数码管上显示加数、被加数和结果设置加数和被加数,当加数和被加数超过9时均按0处理设计要求在4个静态数码管显示加数、被加数和结果分别用4个拨码开关设置加数和被加数工作量学会使用Max+PlusII软件和实验箱;
2、独立完成电路设计,编程下载、连接电路和调试;参加答辩并书写任务书。工作计划1. 了解EDA的基本知识,学习使用软件Max+PlusII,下发任务书,开始电路设计;2. 学习使用实验箱,继续电路设计;3. 完成电路设计;4. 编程下载、连接电路、调试和验收;5. 答辩并书写任务书。参考资料数字电子技术基础.阎石主编.高等教育出版社.EDA课程设计指导书. 指导教师签字 基层教学单位主任签字金海龙说明:此表一式四份,学生、指导教师、基层教学单位、系部各一份。年 月 日 目 录第一章 加法器设计说明11.1 设计思路21.2模块介绍 31.3真值表 1第二章 原理图2 第三章 波形仿真图3第四章 管
3、脚锁定及硬件连线5第五章 总结 14参考文献 18燕山大学评审意见表 11第一章 加法器设计说明1.1 设计思路根据项目要求设计的十进制加法器有两个输入加数和被加数,分别是用四个拨码开关表示的四位二进制数,即输入的范围为0到15;有一个输出,即两个加数相加的结果。加数的合法设计范围为0到9,故当输入的加数大于9的时候需要将其统一变换成0。这里我们使用7485四位数字比较器,将输入的加数和1001B(即9)做比较,如果其小于9,就输出原数作为加数;如果其大于9,就输出0000B(即0)作为新的加数。同时将合法的加数通过两片BCD七段数码管显示出来。合法的加数、被加数分别接入74283四位超前进位
4、加法器的各个引脚,相加后的四位输出结果SUM1-SUM4连同进位输出cout,是一个五位的二进制数,cout是其高位。输出的五位二进制数需要转换成为八位BCD码才能显示在BCD七段数码管上,故需要添加转换环节。使用一片7485和一片74283即可实现从五位二进制数到五位BCD码的转换。1.2 模块介绍输入转换部分:利用两片7485和相应的或门、与门,将输入的加数通过7485和9做比较,如果加数小于等于9,即从或门输出一个高电平1和输入加数的各个位相与,即输入各位不变;如果加数大于9,即从或门输出一个低电平0和输入加数的各个位想与,相与后各位都为0,即实现了当输入加数、被加数大于9时统一按作0处
5、理。同时将得到的处理后的加数接入输出端A、B,接到BCD七段数码管上进行显示。加法器部分:将得到两个处理后的数的各位依次接入74283的各个引脚,就可以在74283的输出端得到相加后的结果,其中SUM1-SUM4连同进位信号cout共同构成一个五位二进制数, cout是高位。必须将这个二进制数转换成为8位BCD码才能在数码管上进行显示。B-BCD(二进制转换为BCD码):我们通过一片7485和一片74283来实现这个功能。仔细观察B-BCD的真值表(注:BCD码的高三位始终为0,已略去。):表1 B-BCD真值表:二进制数BCD码00000000000000100001000100001000
6、01100011001000010000101001010011000110001110011101000010000100101001010101000001011100010110010010011011001101110101000111110101100001011010001101111001011000加0011即可得到相应的BCD码观察二进制转换到BCD码的真值表,可以发现两者的最后一位是完全相等的,故可以直接将结果的最后一位直接作为得数的最低位进行输出。再观察粉色部分,也就是当结果不大于9时(对于前四位是不大于4时),前四位是完全相等的;观察蓝色部分,对于前四位来说,二进制数与
7、BCD码总是相差0011B(即3)。我们利用一片7485、一片74283和相应的逻辑电路实现转换的功能。在得到得数后,将其最低位(即SUM1)直接作为最低位输出,而将高四位分别接入一个7485的各个引脚,将其与4做比较,当其小于等于4时,或门输出一个低电平信号0输入74283的B1、B2位,和二进制结果的前四位相加(即加上0000B),结果不变;当其大于4时,或门输出一个高电平信号1输入74283的B1、B2位,和二进制结果的前四位相加(即加上0011B),即可得到相应的BCD码。1.3 真值表表2 加法运算真值表加数被加数得数000000000000000000010001000000100
8、110100100010101011110010001011010001001000101111001100100011000(注:加数和被加数都不大于9时相加得到和;)1010100000001000101010010000100110111001000010011011101000000000(注:加数和被加数小于9时按0处理,相加得到和;)表3 数码管显示真值表原数显示值000000000001000100100010011101111000100010011001(注:输入不大于9的数字时显示原数;)101000001011000011000000(注:输入大于9的数字时按0处理,显示
9、0;)由以上真值表可知,设计电路可以完成题目要求的加法运算过程。第二章 原理图2.1 流程图图1 加法器工作流程图2.2 输入转换部分设计利用四个拨码开关分别代表输入四位二进制加数与被加数的各个位,这里使用数字开关组A的14来控制输入X,使用数字开关组A的58来控制输入Y。将两个输入的各位接入7485四位比较器与1001B(即9)做比较,根据比较的结果,大于9则通过或门输出一个低电平0与输入各位相与,即将各位都变成0,再参加之后的运算,同时输出到数码管。输入X、Y的控制完全相同。控制原理图如下所示。图2 输入转换原理图2.3 加法器部分设计将得到两个处理后的数的各位依次接入74283的各个引脚
10、,就可以在74283的输出端得到相加后的结果,其中SUM1-SUM4连同进位信号cout共同构成一个五位二进制数, cout是高位。必须将这个二进制数转换成为8位BCD码才能在数码管上进行显示。图3 加法器部分电路图2.4 B-BCD部分设计观察二进制转换到BCD码的真值表(表1),可以发现两者的最后一位是完全相等的,故可以直接将结果的最后一位直接作为得数的最低位进行输出。再观察粉色部分,也就是当结果不大于9时(对于前四位是不大于4时),前四位是完全相等的;观察蓝色部分,对于前四位来说,二进制数与BCD码总是相差0011B(即3)。我们利用一片7485、一片74283和相应的逻辑电路实现从5位
11、二进制到8位BCD码的转换功能。在得到得数后,将其最低位(即SUM1)直接作为最低位输出,而将高四位分别接入一个7485的各个引脚,将其与4做比较,当其小于等于4时,或门输出一个低电平信号0输入74283的B1、B2位,和二进制结果的前四位相加(即加上0000B),结果不变;当其大于4时,或门输出一个高电平信号1输入74283的B1、B2位,和二进制结果的前四位相加(即加上0011B),即可得到相应的BCD码。电路图如下所示:图4 B-BCD部分电路图2.5 整体电路图图5 整体电路图由整体电路图看出,用拨码开关(数字开关组A)控制输入X和输入Y,输出A、B分别接数码管将加数和被加数进行显示,输出C、D接数码管显示相加结果。第三章 波形仿真图3.1 6+6=123.2 9+8=173.3 11+90+9=9当加数和被加数大于9时,按0处理。3.4 12+140+0=0第四章 管脚锁定及硬件连线管脚名称类型Pin备注X0输入39加数二进制第一位X1输入40