《实验二-利用MSI设计组合逻辑电路》由会员分享，可在线阅读，更多相关《实验二-利用MSI设计组合逻辑电路（26页珍藏版）》请在金锄头文库上搜索。
1、实验二 运用I设计组合逻辑电路433XX一、实验目的: 1掌握组合逻辑电路的分析措施,并验证其逻辑功能。 2掌握组合逻辑电路的设计措施、并能 用至少的逻辑门 实现之。3. 熟悉示波器与逻辑分析仪的使用。二、实验仪器及器件: 数字电路实验箱、数字万用表、示波器。2器件:74LS，74LS197,4LS138，74LS5。三、实验预习：1.复习组合逻辑电路的分析措施。对实验中所选的组合电路写出函数式。复习组合逻辑电路的设计措施。对实验规定的电路，列出真值表,写出函数式,画出逻辑图，并在图上标明集成块引脚号。四实验原理：见实验书五. 实验内容 1、数据分派器与数据选择器功能相反。它是将一路信号送到地
2、址选择信号指定的输出。如输入为,地址信号为、C，可将D按地址分派到八路输出F、1、F2、F5、F6 、F7。其真值表如表(五）所示。试用3线.线译码器74LS8实现该电路。将LS19连接成八进制作为电路的输入信号源,将QDCQB分别与A、B、C连接,D接模拟开关，静态检测对的后，用示波器观测并记录D=1时，CP、 、C及F0-F7的波形。(提示：将74LS38附加控制端S1作为数据输入端，同步令S3l=0,A21作为地址输入端,即可将S1送来的数据只能通过A2A1A0所指定的一根输出线反相后送出去。） ()用prts设计逻辑电路图如下 其中,将74L197的Q、Q1作为7L138的S2、S0输
3、入，G2A、G2接低电平，G接高电平。Q与相连，Q2与相连，Q3与相连,由上图知A0-A7分别为数据分派器的个输出,而8A为CP、Q、Q2、Q3的波形,逻辑分析仪显示如下(2)实验由译码器工作原理及数据分派器真值表,将实验箱中芯片由prote中连接起来,实际图如下示波器显示如下其中，D0至D1分别为CP Q3 Q1 及0-7的输出,虽然顺序不同样，但对比proteus逻辑分析仪，可知该实验成功。综合真值表、proteus和实验示波器，可得最后输出波形图应为、L设计，在实验箱上实现用八选一数据选择器15设计一种函数发生器电路它的功能如表（四）所示。待静态测试检查电路工作正常后，进行动态测试。将L
4、S197连接成十六进制作为电路的输入信号源，用示波器观测并记录P.、S、 S、 A、 B、Y的波形。由上图写出真值表由于8输入7LS51的数据选择只有三个输入,而显然这里有S1S0 B四个变量，因此，需要将其中一种变量设立为数据输入，本实验将B设立为数据输入一方面,74LS151的逻辑输出体现式为A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7在这里,观测真值表,令A2=A S0A0 = A,D0 7 D =2= 4 D3 D6=1D5 B那么体现式为S1S0AB+S1S0AB+S1S0A+S1S0A
5、B+S1S0AB+S1S0A 当时做预习实验没找到非门 ，就用与非门替代，用1输出16进制数，Q1 2 Q3分别与15上 的 B C连接，接地,X和X接地，X1 2X4接Q0，X3 6接高电平，5连Q的取反。（1） 用rtes进行仿真模拟逻辑分析仪如下（2） 实验在实验中我将示波器中某些路互换了顺序，不影响成果实验箱状况由于芯片上没有直接取反的芯片，我使用了LS0与非门进行取反示波器显示其中D0到D6分别为CPB A 0 的波形实验中的局限性：没有按书中给定的顺序显示每一路的波形，在下次的实验中将改正遇到的问题:7L151在连线中E接口忘掉接低电平，导致74LS1没有正常工作,Y始终输出低电平
6、,由于线路繁多,花了很长时间才检查出来,后来实验将在连线过程中更加仔细。根据真值表,proeu和实验,可知该实验成功，对的波形如下 .AU设计设计一种半加半减器,输入为,A,B，其中S为功能选择口。当S0时,输出A+和进位,当S1时,输出AB和借位。一方面画出真值表由真值表可知,Dn=SAB+SAB+SAB+SAB Cn=SAB+SAB卡诺图化简得Dn=AB+AB Cn=SAB+SAB（1） 门电路一方面运用74S197的八进制输出端1、Q3作为B、A、S的输入。然后用异或门4LS86实现输出。接着用74LS8实现AB,再用74S8与B实现与门输出n用prous进行设计我用17输出八进，用门表
7、达逻辑,其中A0-A5分别表达P S Dn 其中逻辑分析仪显示如下实验中发现了问题 ，由于异或门74LS和与门4LS08不能同步使用,不得不将的体现式进行变换,改用两次74LS00来实现与门，波形如下实验中我漏掉了CP的波形,D0-4依次为1 Q2 Q3 Dn C，同步我也没按顺序显示波形,下次 实验将改善（2） 使用4S18实现将7S197的、Q2、Q1作为7LS138的S2、S1、S输入,G2A、G2B接低电平，G1接高电平。通过真值表，得知在74L13中,YY2 5 Y6接n的与非门,输出表达Cn波形;Y3 Y接Dn的与非门，输出表达n波形Proteus仿真如下逻辑分析仪如下其中 A0-
8、5分别为CP S A B n Cn实验箱状况示波器（3） 使用74L15，我分的两次记录将LS97的Q、Q2、1作为7S151的S2、S1、S输入。由真值表，第一种51表达Dn,其中1 X2 X4 X5接高电平,其他接地；第二个51表达Cn，其中X3 X5接高电平，其与接地一方面是protus逻辑分析仪实验由于11只有一种，我分为两步，第一步输出的波形，第二步输出的波形第一步:L151中X1 X2X4 X5接高电平，其他接地D的 输出 其中3就表达Dn的波形问题：实验中我忽视了CP的波形，下次 改善第二步:74LS11中X3 X5接高电平,其与接地Cn的输出波形其中 D4为C的输出波形问题：实
9、验中我忽视了CP的波形,下次 改善个小实验最后的成果相似，表白实验成功。、AU（算术逻辑单元设计）用proteum设计一种六输入二输出的ALU。控制端:S1,S2,S0,决定ALU的八种功能，其中指定六种功能为与,或,非，异或，全减，全加,剩余功能自己拟定。数据输入端：三个输入数据为A,B，C(当执行逻辑运算时忽视C)。输出端：和/差,进位/借位。（逻辑运算时为输出，与输出取反。)一方面我准备用多路复用器74LS151,把S2S1S0作为数据选择,把A C(当加减运算时）通过解决后作为数据输入，在这里我将用三个7L51，逻辑运算时,输出Y与 Y 需要一种11,加减运算时需要两个输出，和 (差)
10、 与进（退)位，需要两个15。（1） 一方面题目规定输出位二进制数,我将两个LS19串联在一起，第一种197Q作为第二个1的八进制计数输入,即可得到6位计数器的输出。其中Q5 Q4 3作为 2 1 S分别与三个11的数据选择端输入（2） 真值表的前四个功能这几种门的输出将分别连在三个74L11的数据输入X0-X4处(根据真值表的功能和多路复用器的功能）S:该处我用的是1 Q0作为A B进行逻辑运算,省略了Q3（3） 全加和全减全加器真值表 全减器真值表 根据真值表，第一种3中,Y12 Y4 7和与非门U9结合，输出和；3 Y Y6 Y7和与非门U0结合，输出进位。第二个138中，Y1 Y2 4
11、 Y7和与非门U12结合,输出差;1 Y2 Y Y7和与非门U3结合,输出借位 运用两个数据分派器分别输出和(差)、进位（借位),第一种138和两个与非门结合得到两个输出，分别为和、进位;第二个3和两个与非门结合得到 两个输出,分别为差、借位 （4） 74S85这里我还用了一种比较器，由于在第一种51中,输出Y和 Y正好得到两个输出Z 2,但是第二、三个4S11(表达和（差)、进位（借位）Z1和2。如果只用或门将两个Z1和两个2结合，当第二、三个151工作时，第一种Y输出始终为1,因而与门输出始终为1 因此,第一种74LS11的输出和第二、三个5的输出不能同步存在，因此需要74S8的协助。（5
12、） 输出将比较器AB与第三个151输出（表达进位(借位)连入与门U，将QAB取反后与第二个5输出(表达和(差）)连入与门U8，再对两个输出进行或运算，即可巧妙的避开错误，避开两个成果的互相干扰。由图知或门16输出即,0输出为Z2（6） 全图逻辑分析仪各个段的波形图已经一一应正,成果对的六. 实验总结1、感受最深的就是protes模拟和实验室里做实验有很大的差别。实验箱芯片有限,特别是ALU,根据protes在 实验箱里连出电路有难度,因此在后来的实验中应将芯片有限这个状况讨论进去,合适简化电路。2、通过AU可知,同一种成果可以由多种措施实现,在实验中应尽量挑选简便的方式3、在实验箱上连接的过程中,由于连的线诸多,很容易漏连和连错，例如51的E我就忘接地了,挥霍了诸多时间,因此在连线的过程中应 更加仔细。4、在示波器上做对比时一定要选择一种周期最大,频率最小的波形作为所有波形的比较波形，这样可以根据这个最大周期波形的一种周期画出其她的波形5、面对十分复杂的电路，应时刻保持苏醒的头脑，简化电路，自习连接各个芯片,不可慌张
