《硬件实验课程设计报告》由会员分享，可在线阅读，更多相关《硬件实验课程设计报告（23页珍藏版）》请在金锄头文库上搜索。
1、硬件实验课程设计报告设计题目：微程序控制的模型计算的设计与调试设计者：学 号：班 级：指导教师：系 名：计算机工程系学 校：完成日期：目录一、实验目的P3二、实验任务P3三、设计方案P3四、安装调试P13五、总结P17六、插图P18一、实验目的综合运用“计算机组成原理”和“数字电路”等课程的知识，通过对模型机 的设计和调试，加深对计算机各部件工作原理的认识。1、进一步掌握运用EDA技术进行设计和调试的工作方法。2、掌握计算机硬件设计的思想、方法及工作过程，进一步培养工程设计的能力。二、实验任务自行规定数据格式和指令格式，在所提供的条件范围内设计一台由微程序控 制的模型计算机。1、根据设计方案，
2、将模型机调试成功。2、整理出相关文件，包括：数据格式和指令系统。总框图。详细电路图或有关电路的硬件描述语言源程序。微指令格式和微程序。调试过程和测试结果(包括测试程序)。三、设计方案1、数据格式和指令系统采用8位数据通路，数据采用8位二进制点表示。76543210设置7条机器指令和两条面板操作指令：(1) 面板操作指令a. 输入地址，为PC置初始值，即输入程序的起始地址，当K1开关置“1”、 K2开关置“0”时执行此操作。b. 输入程序，将程序输入到内存的指令区域，当K1、K2开关均置“1”时, 由面板输入开关输入程序。c. 本模型机设置K3开关，K3置1表示执行单步操作。d. START表示
3、启动开关。e. CLRN表示总清开关。(2) 指令系统A.指令格式操作码寻址方式76543210两种寻址方式：寄存器寻址操作码R目R源76543210直接地址寻址由于地址要占用一个字节，所以此类指令为双字节指令。操作码R目R源内存地址B. 7条机器指令IN R目从开关输入数据送入到指定的寄存器R目。 格式：0 0 0 1R目0 0OUT R源；从指定的寄存器R源中取出数据，送入到输出缓冲器，显示灯亮。 格式：0 0 100 0R源LD R目，address；从内存指定单元取出数据，送入指定的寄存器R目。 格式：0 0 110 0R源address （内存地址）ST address,R源；从指定
4、的寄存器R源中取出数据，存入内存指定单元。 格式：0 10 00 0R源address （内存地址）ADD R 目, R源；将两个寄存器中的数据相加，结果送到R目。 格式：0 10 0R目R源JMP address；无条件转移，即 address PC。 格式：0 1100 00 0address （内存地址）HALT ；停机指令。格式：0 1110 00 02.硬件结构设计为了简单方便起见，我们采用单总线结构，总体结构和CPU内部结构设计如图:图1-1总体结构IR控存ROM微地址入口电路CPU内部结构3、数据通路设计(1)采用MAX+PLUII软件工具，先设计出运算器部分，经时序仿真正确后,
5、 进行符号封装，如图。COUNTUTDHTH S. . J. DHTHB 8. . J.DHTHH 8. . J.CLKm J. L4VCCiri-GND*dataA8.j财-JAWDiI1yzz-OCTAL D-FF74273bD8.1CLRN(LPM ADD SUBPM_Di RECtidN=Aib iLPM_PIPELINE=O iLPM_REPRESENTATION=SIGNED iLPM2wiDTH= 8 iMAXIMIZE_SPEED iONE_INPUT_IS_CONSTANT=dataB8.1:OCTAL D-FF74273b0(871CLRN(resultnQ8.1OCTAL
6、 D-FFdataaQdatabQI count74273b 0(871 CLRN(outdata8.1(2)根据指令系统，分析出数据通路中应包括寄存器组、存储器、运算器、多 路转换器等，采用单总线结构，如插图(1)。4、控制器设计(1)控制器的组成如图:控制信号图1-5控制器的组成(2)微指令格式和微命令如下：首先对数据通路进行分析，控制数据通路中的各个部件需要16个控制信号。 此外还要2个信号：UPC表示一段微程序结束，HALT表示停机，共18个控制 信号。米用水平格式表示。控制数据通路的16个信号说明如下:ABCDEFIDEST加法器的一个输入寄存器A的锁存控制信号 加法器的另一个输入寄
7、存器A的锁存控制信号 加法器输出端寄存器的锁存控制信号 输出缓冲器的锁存信号RAM的地址锁存信号控制计数器PC的输入和计数控制指令寄存器的输入目的寄存器的读出控制信号G1、G2、G3、G4分别控制4路开关SRCWEGWNLDN源寄存器的读出控制信号 对RAM的写入信号 通用寄存器组的写入信号PC置初值的控制（3）控存的安排和时序信号本实验采用的芯片是ALTERA公司的FLEX10K20,其中只有12K的存储位，本方案中 RAM用了 2K,每8位为1字节，因此RAM共有256个字节。18位微命令需要占用3个自己，本实验采用如图1-6所示的方式来获得3个字节长度 的微指令。由数字电路的只是可知，当
8、ROM的字数够用而每个字的位数不够用时，我们可 以采用位扩展的连接方式，将多片ROM组合成位数足够多的存储器。所以在这里我们将3 片8位的ROM按如图1-6所示的方式连接起来实现24位的ROM,可以同时输出24位的 命令。M2图1-6 微程序存储器（控存）其分别存入三个74273寄存器。每次根据分析，执行一条微指令的操作须用 2个工作脉冲，读取一条微指令需要1个工作脉冲执行，则UPC+1的功能即M2； M1脉冲将微指令送入微指令寄存器（3片74273中）；M3、M4用来执行该微指 令的操作。这样，读取并执行一条微指令总共需要4个工作脉冲。因此8个主脉 冲为一个指令周期，经分频产生4个工作脉冲M
9、1、M2、M3、M4，所需的时序 脉冲如图所示。Name: _CLRN _CLK _/ M4 _z M3 _/ M2 _z M1Value:q1050.0ns 100.0ns 150.0ns 200.0ns 250.0ns 300.0nsIIIIII图1-7时序脉冲(4)微地址入口电路的设计为简单起见，微地址采用8位，其高4位由指令操作码控制，低4位由一 个4位的计数器控制。将ROM的高段地址存储区用于存放面板指令的微程序， 底段地址存储区存放一般指令的微程序，控制电路可参考1-8。76K1 IR7K2IR6IR5IR43 2 1074161+1图1-8微地址入口电路5、总电路图见插图2,其中
10、datapath为数据通路，微指令寄存器即三个74273寄存器, 其输出1D、1C、1B即对应的微命令D、C、B6、指令微程序G1G2G3G4ABCDEFIDESTSRCWEGWNLDNUPCHALTlod(10000000)PC8011000000000000010083001100010000000010送数(11000000)CO001100001100000000C3110000000000010000C6000000010000000010取指公操(0000 0000)作0000110000110000000003000000000010000000IN(0001 0000)1011000000000000100013000100010001000010OUT(00100000)20000100010000100010LD(0011 0000)30001100001100000000330000000010000000003600000001000000101039000000000000000000ST(01000000)400011000011000000004300000000100000000046000100010000010010ADD(01010000)500001100000
