《并行测试技术的现状及其发展趋势》由会员分享，可在线阅读，更多相关《并行测试技术的现状及其发展趋势（8页珍藏版）》请在金锄头文库上搜索。
1、并行测试技术的现状及其发展趋势肖明清，夏 锐（空军工程大学工程学院 二系,西安 710038）摘要：并行测试（Parallel Test）拥有减少测试时间，降低测试成本的强大优势，正成为研究热点之一。首先介绍了并行测试技术产生的背景，总结了国内外的研究现状；接着介绍了实现并行测试的几种结构；最后展望了并行测试技术的发展趋势。关键词：自动测试系统（ATS）；并行测试；多线程 1 并行测试技术概念的提出传统ATS的测试方法是顺序测试，一次仅能测试一个被测件（UUT，Unit Under Test）的某一个参数。计算机要么在等待UUT到达指定状态，要么在等待仪器完成测试，CPU和仪器有多达80的时间
2、处于空闲状态，整个系统的测试效率极低1。20世纪末，随着微电子技术的飞速发展，这种测试方式已经不能满足印刷电路板（PCB）、通讯产品和片上系统（SoC）等集成电路（Integrated Circuit）测试领域中UUT大批量且日益复杂的特点，产品的测试成本在总成本中的比重越来越大。为了降低成本、减少测试时间，并行处理技术被引入并得到广泛应用，形成了并行测试技术，并开始得到越来越多的关注。1996年，在美国国防部自动测试系统执行局（DoD ATS EAO）的统一协调下，美军与工业界联合提出了下一代ATS“NxTest”的体系结构，将并行测试技术列为关键技术之一来研究。并行测试指ATS在同一时间内
3、完成多项测试任务。包括在同一时间内完成对多个UUT的测试；或者在单个UUT上异步或者同步地运行多个测试任务，同时完成对UUT多项参数的测量。 并行测试技术通过增加单位时间内UUT的数量来提高系统的吞吐率；通过减少仪器及CPU的闲置时间来提高设备的利用率；通过对贵重设备的共享来节约测试成本。因此采用并行测试技术可大大减少测试时间，降低测试成本。并行测试技术的引入是自动测试技术发展的一项重大的应用突破，是下一代ATS的主要特征之一。2 并行测试技术国外研究现状目前国外基于仪器采用多通道并行模拟测试技术已可实现单个UUT的多个参数的并行测试。代表产品有Teradyne公司的Ai7，在C尺寸单槽VXI
4、模块上同时集成了32路并行测试通道，而每个测试通道又可根据需要独立地配置成数字万用表、计数器和任意波形发生器等6种不同的仪器，这样就极大地提高了测试系统的能力。目前配置了三块Ai7模块的CASS升级系统，已经能够实现原来专用测试系统才能完成的F/A18飞机的测试任务。NI公司的LabWindows/CVI、TestStand，TYX公司的Test Base等软件采用了多线程技术来实现测试资源的动态分配与优化调度，可以满足多UUT的并行测试需求。目前国外还没有实际并行测试工程应用系统的报道27。3 并行测试技术国内研究现状国内对并行测试技术的研究基本与国外同步，已取得了不少成果811。文献9把P
5、etri网运用到并行测试系统的分析设计中，对测试流程进行并行调度，并进行性能验证，实现了雷达的多参数并行测试；文献10、11则运用UML对并行测试系统进行建模分析及设计，基本实现了两枚空空导弹的并行测试。4 并行测试技术在自动测试系统中的应用4.1并行测试的实现方法(1) 通过接口开关转换测试多个UUT图1利用接口开关实现多个UUT并行测试只有一套测试设备的测试系统，通过选择不同UUT的接口开关，将不同的UUT连接到测试系统进行测试，ATS在整个测试过程中都处于忙的状态，系统的吞吐量有较大提高。如图1所示：这种结构需要增加接口开关器件，昂贵的测试设备可以共享，不需要太大的费用就可以实现并行测试
6、。多个UUT可以处于不同的测试区域，加上配套的网络设备，可实现远程并行测试。这种情况实际上在某一时刻ATS只是在测试某一个UUT，完成的仅有一项测试任务，还不是真正意义上的并行测试。（2）交错并行测试对于多个UUT中多个测试任务的并行测试，可以通过测试间的交错运行来实现。这种方法的测试时间比顺序测试的时间减少了一半。表1多个UUT的交错进行测试UUT1测试1测试2测试3UUT2测试1测试2测试3UUT3测试1测试2测试3UUT4测试1测试2测试3如表1所示，ATS在UUT1运行测试2的时候，可以并行运行UUT2的测试1，依此类推。这种方法假设完成每项测试所用的时间相同，并且把每个UUT中的测试
7、任务按时间和任务资源要求进行排序，便于不同UUT之间测试任务的并行执行。（3）自动调度（AutoScheduling）并行测试自动调度技术是对交错并行测试的改进，它无需对每个UUT的测试任务进行排序，从测试执行的一开始CPU就并行执行所有的测试任务。当某项测试需要的资源被占用，程序并不等待，而是跳过继续执行下一项测试任务，完成后再返回执行尚未完成的测试任务。表2 自动调度并行测试UUT1测试1测试2测试3UUT2测试2测试3测试1UUT3测试3测试1测试2UUT4测试1测试2测试3从表中可以看出，自动调度并行测试的效率可以是交错并行测试的11.5倍。不足之处在于要求每项测试是独立的，每项测试无
8、需上一项测试的结果，自己的测试结果也不会影响到下一项测试。（4）交迭等待并行测试如表3所示，ATS在等待UUT运行到测试1要求的目标状态的时间内，对已满足测试条件的测试2、3、4可以开始测试。表3交迭等待实现的单个UUT并行测试测试1测试1等待UUT到达指定状态测试1测试2测试3测试4交迭等待并行测试首先要求UUT在到达目的状态的这个过程中可以进行参数的测试，即要分析清楚不同激励之间的影响，并且确定后项测试的激励和测量不会对UUT运行到前一测试要求的目的状态产生影响。其次，在每项测试进行中不允许中断，只有当一项测试任务完成后才能响应UUT到达指定状态这一中断。这也不是严格意义上的并行测试，只是
9、利用测试设备等待UUT到达目的状态这一段时间对满足测试条件的其他参数进行测试。（5）分组并行测试分组并行测试可同步或异步的运行两个或多个测试任务，完成对多个参数的测量。如表4所示，程序执行第一组测试，即测试1和测试2分别在不同的线程内同时执行。接着，第二组内的各项测试也能同步或异步进行，在不同的线程内同时执行测试3、测试6和测试10。这要求在测试需求分析时对测试任务进行分组，保证同一组的被测试量具有相同的测试要求，在并行运行的时候不会互相影响。表4分组并行测试第一组第二组第三组第四组第n组测试1测试3测试9测试5测试8测试2测试6测试7测试k测试10测试44.2并行测试系统的结构并行测试系统主
10、要有二类结构形式。一类是多处理器（Multiple-Processor Systems）并行测试结构。这类结构具有两个以上的处理器，在操作系统的控制下，通过高速通讯网络、共享的主存或输入/输出子系统进行测试，对系统的软硬件都有较高的要求。另一类是在单处理器（Mono-Processor Systems）上实现的并行测试结构，通过对测试任务的调度来分配单个处理器处理任务的时间从而实现并行测试，主要通过软件设计来实现。4.2.1 多处理器并行测试结构多处理器结构根据处理器之间的关系分为网络结构和协处理器结构。网络并行测试结构中的每台计算机均可独立高效地执行测试任务，并主要通过网络来实现测试同步和仪
11、器、数据共享；协处理器结构中协处理器与主处理器并行工作，分担主处理器的部分工作，减轻主处理器的负担，提高测试效率。（1）网络结构网络结构是传统意义上的并行结构，也是真正意义上的并行处理系统。网络并行测试系统中测试作业被动态地分配到各个计算机上，各个计算机上配置的网络操作系统管理本地测试进程的运行，向网络申请资源，协调各计算机之间的通信和资源共享。这种结构主要通过网络来完成测试同步和仪器、数据共享，因此需要深刻理解网络拓扑结构和网络操作系统的通信原理结构。当测试同步工作量和共享的测试仪器、测试数据数量剧增时，如何解决好资源分配和任务调度，防止死锁，也是相当复杂的问题。目前我国远程网络测控系统发展
12、得很快，也是大的发展趋势。但将并行测试技术运用到系统中还几乎是空白。网络并行测试结构虽然复杂，但一旦得到应用，其效率的提高将是显著的。（2）协处理器结构协处理机器结构指系统具有两个以上处理器或单片机协同工作，协处理器在系统中处于从属地位，功能单一，性能较低，与CPU并行执行以提高整个系统的速度。图2是VXI总线的两种典型的协CPU系统结构。比如，在测试系统中嵌入一块数据处理芯片（DSP），和CPU并行工作，分担CPU的数据计算处理任务，减轻CPU的工作负担，从而可以提高系统速度，达到减少测试时间的目的。图3是Agilent公司开发的一种从处理器结构测试系统，Agilent公司称这种结构的测试速
13、度是传统结构的10到30倍。另外，把数据计算处理任务交给专门的DSP处理，还提高了系统的可靠性。 图2VXI总线系统的协CPU结构 图3协处理器并行测试结构随着微处理器、单片机及其外围电路芯片的性价比不断提高，特别是功能的日臻完善，嵌入式（embedded microprocessors）测试仪器发展得很快。在ATS中采用嵌入式仪器、器件构成协微处理器系统，以提高信息处理能力、处理速度和系统性能已经成为现实，也是实现并行测试的一项可利用的成熟的技术。4.2.2 单处理器并行测试结构多处理器并行测试结构一般适用于高速、大型测试领域中，对系统的硬件要求较高，结构复杂。能普遍适用且能大幅降低测试成本
14、的主要是基于单处理器实现的多进程结构（Multiple Processes）结构和多线程（Multiple Threads）结构，把测试任务分解为多进程或多线程来并行执行。（1）多进程结构多进程结构就是单个计算机中有多个进程同时执行测试任务的结构，主要是通过CPU在进程间的切换来完成并行测试任务的，如图4所示。在多进程结构中由操作系统来隔离每个进程的内存地址空间，防止因一个进程测试执行的故障而导致整个系统发生崩溃，系统可靠性高。然而，正是由于每个进程内存地址空间被严格隔离，仪器设备和数据共享变得非常难并且低效。为了实现在各个进程间通信，必须使用诸如共享内存、管道、动态数据交换DDE等机制。如果
15、软件组件没有提供源代码，则这些机制将难以实现。（2）多线程结构如图5所示，多线程结构则是一个进程中生成多个线程来同时执行测试任务。多线程结构的特点是所有执行并行测试任务的线程都在一个进程中，这些线程只拥有一个简单内存地址。每个进程都有一主线程来控制所有其他线程的执行，可以任意地创建、取消或控制其他不同的线程，它们能更好的共享资源和通信。而且多线程间切换相对于多进程间的切换，CPU开销要小的多。因此多线程结构的优越性是无法比拟的。对于一些大型测试系统，其被测对象繁多，且每个测试对象的参数测试复杂，在选择并行测试结构时往往倾向于上述几种测试结构的混合使用，即首先建立多处理器系统的并行测试结构，然后在每个系统中再建立多进程结构，每个进程中又是多线程结构。当然必须权衡整个测试成本和系统的复杂度问题。5 并行测试技术的发展趋势近年来，人们对并行测试技术提出了更高的要求，推动着并行测试技术的发展，并行测试的发展趋势主要表现有：（1）可以并
