《哈工大Verilog课程设计》由会员分享，可在线阅读，更多相关《哈工大Verilog课程设计（7页珍藏版）》请在金锄头文库上搜索。
1、可编程逻辑器件大作业（二）2012 年 12 月题目利用VerilogHDL设计一个电路，对输入的一串二进制数，用于检测序列中连续3个或者3个以上的1，状态转换图如图所示。要求：1、编写源程序；2、给出仿真电路图、状态转换图和仿真波形图、 程序代码module moore(clk,din,op,reset);input clk,din,reset;output op;reg1:0 current_state,next_state;reg op;parameter S0=2b00,S1=2b01,S2=2b10,S3=2b11;always (posedge clk)beginif(!reset
2、) current_state = S0;else current_state = next_state;endalways (din or current_state)begincase( current_state )S0: beginop = 0;if(din = 0)next_state = S0;elsenext_state = S1;endS1: beginop = 0;if(din = 0)next_state = S0;elsenext_state = S2;endS2: beginop = 0;if(din = 0)next_state = S0;elsenext_state
3、 = S3;endS3: beginop = 1;if(din = 0)next_state = S0;elsenext_state = S3; enddefault:beginnext_state = S0; op = 0;endendcaseendendmodule三、仿真波形图AKiarriJ PELO.O 血iZQ.DiJ-U n=书A15 CO H315. 07写nc J10elkA D.r.nn-_nnrr-.nnr r. n n _ n n r r - n n i . r. n n _至dnnA 1i1 1關畑A 0iiitf AEA tA 1*4皤TlaIITFi in i可知仿真波形图与状态转换图的相符四、仿真电路图dinresetS3clk五、状态转换图S1S203reset六、心得体会通过设计过程对状态机的概念有了更深的理解，认识到了其在现实生活中的重要应用。更熟练地掌握了 Verilog HDL硬件描述语言，提高了编程能力；对利用 quartus 软件设计过程有了大致的了解。
