《计算机组成原理 2009计算机组成原理考研真题》由会员分享，可在线阅读，更多相关《计算机组成原理 2009计算机组成原理考研真题（4页珍藏版）》请在金锄头文库上搜索。
1、2009计算机组成原理考研真题11.冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（c）。A 指令操作码的译码结果 B 指令和数据的寻址方式C 指令周期的不同阶段 D 指令和数据所在的存储单元12. 一个C语言程序在一台32位机上运行。程序中定义了三个变量x, y和z，其中x和z为int型，y为short型。当x=127，y= -9时，执行赋值语句z=x+y后，x，y和z的值分别是（d）。A x=0000007FH， y=FFFF9H, z=00000076HB x=0000007FH， y=FFFF9H, z=FFFF0076HC x=0000007FH， y
2、=FFFF7H, z=FFFF0076HD x=0000007FH， y=FFFF7H, z=00000076H13. 浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=2729/32, Y=275/8，则用浮点加法计算X+Y的最终结果是（d）。A 00111 1100010 B 00111 0100010C 01000 0010001 D 发生溢出14 某计算机的Cache共有16块，采用2路组相连映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在
3、主存块应装入到的Cache组号是（c）。A 0 B 2 C 4 D 615. 某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K8位的ROM芯片和4K4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（d）。A 1，15 B 2，15 C 1，30 D 2，3016. 某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字节，第二字节为相对位移量字节。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段内容为06H，则该转移指令成功转移后的目标地址是（
4、c）。A 2006H B 2007H C 2008H D 2009H17. 下列关于RISC的叙述中，错误的是（a）。A RISC普遍采用微程序控制器B RISC大多数指令在一个时钟周期内完成C RISC的内部通用寄存器数量相对CISC多D RISC的指令数、寻址方式和指令格式种类相对CISC少18.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略功能段之间的缓存时间）分别为90ns、80ns、70ns、60ns，则该计算机的CPU时钟周期至少是（a）。A 90ns B 80ns C 70ns D 60ns19. 相对于微指令控制器、硬布线控制器的特点是（d ）。A 指令执行
5、速度慢，指令功能的修改和扩展容易B 指令执行速度慢，指令功能的修改和扩展难C指令执行速度快，指令功能的修改和扩展容易D指令执行速度快，指令功能的修改和扩展难20. 假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（b）。A 10MBPs B 20MBPs C 40MBPs D 80MBPs22. 下列选项中，能引起外部中断的事件是（a）。A 键盘输入 B 除数为0 C 浮点运算下溢 D 访存缺页23. 单处理器系统中，可并行的是（d）。I. 进程与进程 II. 处理器与设备 III. 处理器与通道 IV. 设备与设备A I,
6、II和III B I,II和IV C I, III和IV D II, III和IV43. 某计算机的CPU主频为500MHz，CPI为5(即执行每条指令平均需要5个时钟周期)。假定某外设的数据传输率为0.5MBPs，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少?（2）当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假定每次DMA传送大小为5000B，且DMA预处理和后处理的总开销为50
7、0个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）44. 某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如图17所示。图17中所有控制信号为1时表示有效、为0时表示无效，例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD(R1), R0”的功能为(R0) + (R1) -(R1)，即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。 表1给出了上述指令取指和译码阶段每个节拍
8、（时钟周期）的功能和有效控制信号，请按表1描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。数据通路结构图表1时钟功能有效控制信号C1MAR-(PC)PCout, MARinC2MDR-M(MAR),PC-(PC)+1MemR, MDRinE, PC+1C3IR-(MDR)MDRout, IRinC4指令译码无模拟练习题11. 设X补=1.x1x2x3x4,当满足（ ）时，X -1/2成立。A x1=1，x2 x3 x4全0 B x1=0，x2 x3 x4任意C x1=1，x2 x3 x4至少有一个为1 D x1=1，x2 x3 x4至少有一个为013. 某10位字长的浮点数，其中阶
9、码为4位（包括1位阶符），基数为2，用移码表示；尾数为6位（包括1位数符），若二进制数X=2011(-1)，则在用补码表示尾数是，其规格化表示的机器数分别是（ ）。A 1100，1.10000 B 1001，1.10000C 1011，1.00000 D 1100，1.0000017.用双稳态触发器的两个稳定状态表示1和0的存储器是（）。A DRAM B EPROM C SRAM D EEPROM19. 与具有n个并行部件的处理器相比，一个n段流水处理器（）。A 具有同等水平的吞吐能力 B 吞吐能力小于前者C 吞吐能力大于前者 D 说法都不对43. 某运算部件的所有命令如图22所示，假定此部件
10、只能有加、减两种基本操作，要求：（1） 给出控制部件的所有微指令。（2）指出哪些是互斥的微命令？（3）试用位数较少的操作控制字段表示全部微命令。44. 假定磁盘传输数据以32位的字为单位，传输速率为1MBPS。CPU时钟频率为50MHz。（1）若采用程序查询的输入输出方式，一个查询操作需要100个时钟周期，求CPU为I/O查询所花费的时间比率，假定进行足够的查询以避免数据丢失。（2）若采用中断方式进行控制，每次传输的开销（包括中断处理）为100个中断周期，求CPU为传输磁盘数据花费的时间比率。（3）若采用DMA控制进行输入输出操作，假定DMA的启动操作需要1000个时钟周期，DMA完成时处理中断需要500个时钟周期，如果平均传输的数据长度为4KB，问在磁盘工作时处理器将用多少时间比率进行输入输出操作，忽略DMA申请使用总线的影响。
