《课程设计说明书说明书抢答器设计》由会员分享，可在线阅读，更多相关《课程设计说明书说明书抢答器设计（25页珍藏版）》请在金锄头文库上搜索。
1、西华大学课程设计说明书说明书 目 录1 前言32 总体方案设计42.1方案比较52.2 方案论证72.3方案选择73.单元模块电路设计83.1抢答部分83.2锁存部分83.2.1锁存原理83.2.2该电路输入管脚的选择及连接93.2.3仿真原理图93.3优先编码部分93.3.1、编码原理93.3.2、编码电路103.4译码部分103.4.1 译码器原理103.4.2 译码器功能表、管脚图和显示图113.5清零部分123.5.1清零原理123.5.2清零电路图123.6显示部分133.6.1 显示电路原理133.6.2 显示电路1337特殊器件介绍133.7.1 74HC573锁存器介绍133.
2、7.2 CD4532的介绍154.系统调试164.1抢答按键电路部分164.2优先抢答功能调试164.3清零功能调试174.4显示部分调试185.系统功能、指标参数195.1系统的主要功能195.2系统的指标参数分析196 设计总结与体会207 参考文献21附录1 四路抢答器系统主体电路仿真图22附录2 四路抢答器系统电路仿真图23附录3 用74LS148组成的四路抢答器系统电路图241 前言随着人们生活水平的提高，电子技术应用于越来越多的方面，数码摄像机、家庭影院、空调、电子计算机等，都是典型的电子技术应用实例，至于电子技术在科技领域的应用，更是起着重要作用。在知识竞赛中，特别是在做抢答题时
3、，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个数字器件来完成这个任务。如果在抢答中，只靠人的视觉是很难判断出谁先抢答，所以说比赛用的抢答器具有实用的功能。由于本次设计的主要目的在于加深对电子技术的了解，故没有采用单片机之类元器件，而是较多的选择了常用数字芯片和门电路等元器件，既节约了成本，设计又比较简单，也容易操作。在我国，竞赛检测设备的智能化已处于快速发展阶段，各种抢答设备正在不断完善的过程中，我们需要更好的学好电子技术课程，设计出更好的方案以满足社会的需要。鉴于竞赛的环境，我们的设计更加全面，更加的人性化，同时保证竞赛的公正性。针对竞赛环境的现状，可见抢答设备的自动化、人性
4、化、智能化是竞赛设备今后的改进方向。本课题要设计的四路智力抢答器，是针对竞赛主办方对参赛选手的规则要求，依托于电子技术而建立起来的，和现如今判断选手优先权的现状相比，它具有智能显示、抢答公正、操作简单、功能扩展容易的优点。本文所要介绍的四路智力抢答器，是由抢答电路、锁存电路、优先编码电路、译码电路、清零电路和显示电路。本设计实现的功能是当竞赛开始后数码管显示0，主持人发出抢答命令时，各选手开始抢答，最先抢答的选手的号数将会被显示在数码管上，此后其他的选手的抢答信号不再起作用。当下一轮开始的时候，主持人按下清零键，数码管重新显示0，这时候开始新一轮的抢答。本课题内容属于硬件电路的设计与应用方面，
5、实现过程包括总体方案的提出比较及选择、电路原理设计、元器件(芯片)选择、元器件(芯片)参数计算。因时间仓促以及个人水平有限，报告书中难免存在错误，望各位批评指正。2 总体方案设计锁存电路四位参赛人员1 2 3 4编码电路译码电路数码管显示清零电路图2.1 抢答器主体方案表2.1 抢答状态1号2号3号4号数码管显示号数1000 10100 2 001030001 4xxxx0 2.1方案比较该电路的主要目的是应用一些常用集成数字器件设计成高准确率的四路数字抢答器。要求将最先按下按钮的抢答人员的号数显示在数码管上，故考虑用锁存器将第一个出现的抢答信号锁存起来，不受此外的抢答信号的干扰，再通过优先编
6、码器输出抢答号数的二进制编码，将此二进制编码送给译码器来控制数码管的显示，另外用一个按钮由主持人控制，每一轮抢答结束后，由主持人安按钮清零，开始新一轮的抢答。方案一、用单片机作为主要控制模块，用软件编程来作为控制方式。K1 K2 K3 K4清零电路单片计控制数码管显示 图2.3 由单片机组成的四路抢答器方案二、利用CD4532(优先编码器)实现编码电路。锁存电路CD4532编码电路CD4511译码电路数码管显示支持人清零1号2号3号4号 图2.4 基于74LS148构成的抢答器电路方案三、利用4D触发器74ls175和D触发器74LS175LED显示主持人清零1号2号3号4号CP时钟脉冲源 图
7、2.5 74LS175控制的抢答电路结构2.2 方案论证第一种方案中由于应用软件方式控制，那么控制方式可以根据实时需要对程序进行更改，通过改变程序，降低了成本，也减少了因电路设计的失误而带来的误差和损失。但是由于课程学习限制，在此不采用此方法。第二种方案，效果是最好的，且设计起来比较简单，只需要将芯片各管脚正确连接，连好清零端，便能准确实现功能，且很容易扩展其他的功能。第三种方案，所用芯片比较少，但用了比较多的门和触发器。大大增加了电路的复杂程度，与当今追求的简单准确有违。2.3方案选择上述两个方案最大的区别就是，方案一采用的是74LS148作为编码器，但该编码器在实际仿真的时候输出端的电平并
8、不能按照功能表输出，与设计要求的清零有一定差别，若要选用它作为编码器，则清零比较困难。而方案二是用CD4532组成的编码电路，它的功能与74LS148相近，但电路可以比74LS148更简单，且选用这个编码器，方便扩报警功能。基于上述比较，最后选择方案二。3.单元模块电路设计3.1抢答部分 该模块的功能是模拟不同人员的抢答状态，其中有抢答和清零两种状态，该模块主要由按键开关的不同状态对应产生的二进制码分别为1号抢答-1000(K3K2K1K0)，二号抢答-0100（K3K2K1K0)、三号抢答-0010(K3K2K1K0)，四号抢答-0001(K3K2K1K0)，清零-0000（K3K2K1K0
9、）。其电路如图3.1所示：图3.1 抢答部分电路3.2锁存部分3.2.1锁存原理该模块由74HC573的输入端接各位参赛人员的按键，输出端连接4532（优先编码器）。在主持人宣布开始抢答后，各位参赛人员迅速按下按键，则按下按键的同时74HC573的输入端就得到一个有效的高电平，这时候74HC573就会在输出端输出相应的低电平，低电平继而送给CD4532，那么在有输入的情况下，CD4532的GS端就会输出一个高电平，经过非门以后变为一个低电平，而74HC573的LE（锁存端）就会得到一个有效的低电平而锁存住，整个过程速度很快，最先出现的抢答信号就能迅速地被锁起来，不被其他信号干扰，能达到抢答的功
10、能。3.2.2该电路输入管脚的选择及连接由功能表可知，74HC573有八个输入端，但由于是四人抢答。故需要选择抢答管。由于74HC573是高电平有效，故不需要的管脚可以直接接地，抢答管脚接按键。选择抢答管脚为D1-D4.因为四人抢答就需要显示1、2、3、4，而D0-D7输出高电平使得数码管相应显示0-7，所以选择了D1D2D3D4四个管脚。其余的管脚接地。输出端接CD4532，只需要将相应的管脚对应连接。3.2.3仿真原理图 图3.2 抢答按钮部分电路3.3优先编码部分3.3.1、编码原理该编码器有八个信号输入端，三个二进制输出端，输入输出均以高电平有效作为有效电平，而且优先级次序为I7，I6
11、，I5,I4,I3,I2,I1,I0。次编码器为优先编码器，在遵从优先次序的情况下输出端Q0Q1Q2分别输出对应的三位二进制编码。该模块主要由8线-3线编码器组成，EI为使能输出端，本电路中，编码器的输入端接锁存器的输入端。EI=1时，编码器可以工作，编译出对应的三位二进制代码。3.3.2、编码电路图3.3 编码电路3.4译码部分3.4.1 译码器原理 A、B、C、D：译码输入端。输入需要译码的数据。LE:使能控制端。用于控制译码器的正常译码，只有当LE时，译码器才能正常译码，否则不论输入任何值，所有数据输出端均输出高电平。Y0-Y7:译码输出端。正常译码时，只有一个数据输出端为有效电平，其余
12、全为高平。该模块是由一块CD4511译码器构成，A、B、C、D译码输入端连接计数器的计数输出端。此译码输出可以控制输出0-9，但是由于是CD4532是三端输出，所以只使用ABC三个管脚，只需将D脚接地。这样，译码器也能输出0-7，能够满足四个人的抢答要求。QA-QG为七个输出端，接在数码管的七个输入端。3.4.2 译码器功能表、管脚图和显示图 表3.1 译码器功能表 图3.5 数码管引脚图图3.6 数码管显示图 图3.7 译码电路3.5清零部分3.5.1清零原理 CD4532的EI端为输入使能端，当输入高电平时，该器件能正常编码，当EI端得到一个无效的低电平时，GS会输出低电平，经过一个非门后
13、，74HC573的LE端得到一个高电平，该器件会放开锁存，使得所有输出为低电平，使得数码管显示为0，达到清零的效果。3.5.2清零电路图 图3.8 清零电路3.6显示部分3.6.1 显示电路原理该部分电路输入端连接CD4511译码器的输出端，译码信号由于是二进制的信号，所以可以直接由信号线连接。由于数码管是共阴极数码管，所以是高电平有效。数码管下端可以直接接地，这样，只要输入端有输入，数码管就可以正常显示。3.6.2 显示电路该电路主要由七段数码管构成，结构简单，比较容易连接和显示比较方便，因为是共阴极数码管，所以将公共端接地，而其他输入端就只需与CD4511的输出端对应相接。 图3.9 显示
14、电路37特殊器件介绍3.7.1 74HC573锁存器介绍74HC573是由八个输入端一个锁存端一个输出控制端和八个输出端构成。LE端为锁存端，低电平有效，当LE端出现一个低电平，锁存器就可以将输入信号锁存起来，第一个抢答信号就被锁存了起来，不受其他信号的干扰。表3.2 74HC573功能表 图3.11 74HC573内部结构图3.7.2 CD4532的介绍 该编码器有八个信号输入端，三个二进制输出端，输入输出均以高电平有效作为有效电平，而且优先级次序为I7，I6，I5,I4,I3,I2,I1,I0。为了拓展电路功能，还设置了高电平有效的输入使能端EI和输出使能端EO，以及优先编码工作状态标志GS。 当EI=1时，编码器工作，而当EI=0时，禁止编码器工作，此时不论8个输入端为何种状态，3个输出端均为低电平，且GS和EO均为低电平。 EO只有在EI为1的时候且所有输入端都为0的时候输出为1，它可以与另一片相同的器件的EI连接，以便组成更多输入端的优先编码器。GS的功能是，当EI为1，且至
