《《数字电子技术基础》课程设计说明书多功能数字钟》由会员分享，可在线阅读，更多相关《《数字电子技术基础》课程设计说明书多功能数字钟（23页珍藏版）》请在金锄头文库上搜索。
1、武汉理工大学数字电子技术基础课程设计说明书目 录摘要 IAbstract 1 数字钟的构成 11.1方案设计 2 1.1.1总方案设计 2 1.1.2部分电路方案设计 22 数字钟单元电路的设计 42.1 振荡器电路设计4 2.2 时间计数单元设计42.2.1 集成异步计数器74LS9052.2.2 用74LS90构成秒和分计数器电路 62.2.3 用74LS90构成时计数器电路 72.2.4 时间计数单元总电路 82.3 译码显示单元电路设计 92.3.1 译码器74LS48 92.3.2 显示器LG5011AH112.3.3 译码显示电路122.4 校时单元电路设计13 2.5 报时电路设
2、计13 2.6 闹钟电路设计153 数字钟的实现电路及其工作原理164仿真结果175 电路的安装与调试196课程设计心得与体会 19参考文献 20附录1 211 数字钟的构成 数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。主要由振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器，然后经过分频器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。由于计
3、数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，当计时出现误差时，可以用校时电路校时、校分。还可实现整点报时和闹钟的功能。如图 1.1所示为数字钟电路系统的组成框图。显示器 显示器 显示器译码器 译码器 译码器 24进制 60进制 60进制 整点报时及闹钟校时 校分晶体振荡器 分频器图1-1数字钟电路系统的组成框图1.1方案设计 1.1.1总的方案设计： 方案一：用各种门电路直接搭接数字钟电路，但此种方案花时间较多，所需元件众多，电路复杂。 方案二：用计数器74LS90以及译码器74LS48等芯片组成电路，所需连线较第一种简单很多，很容易实现。 方案三：用单片机实现计数及显示等
4、，这种方案简单明了，只需要写好程序就可以，很容易达到任务要求。但单片机对个人能力要求较高，需要系统的学习。综上，由于本人还没有学单片机所以决定采用第二种方案。1.1.2 部分电路方案设计：振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。通常选用石英晶体构成振荡器电路构成振荡器。也可以由555定时器组成。方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。图1.1 555与RC组成的多谐振荡器图2武汉理工大学数字电子技术基础课程设计说明书方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字
5、钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。图 1.2 石英晶体振荡器图方案三：由集成逻辑门与RC组成的时钟源振荡器。图 1.3 门电路组成的多谐振荡器图经论证石英晶体振荡器产生的时间信号准确度较高，但做1hz的时钟信号需要分频器，电路会较复杂，采用门电路精度很低不宜使用，综上应选择由555定时器组成的多谐振荡器产生时间信号。时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，
6、时个位和时十位计数器为24进制计数器。 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 显示电路的组成主要是数码管，数码管由7个发光二极管组成，行成一个日字形，它门可以共阴极，也可以共阳极，本设计中为共阴极七段显示LED数码管。2 数字钟单元电路的设计 2.1振荡器电路设计 图2.1 用555定时器组成振荡器的电路2.2时间计数单元设计时间计数单元由时计数、分计数和秒计数等几个部分组成。时计数单元为24数器计数，其输出为两位8421BCD码形式，分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。本实验采取了用两块
7、74LS90芯片进行级联来产生60进制和24进制计数器。2.2.1集成异步计数器74LS9074LS90是异步二五十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。如图2-2为74LS90引脚图，表2.1为74LS90的功能表。1 2 3 4 5 6 7INA NC QA QD GND QB QC INB R01 R02 NC Vcc R91 R92 74LS9014 13 12 11 10 9 8图2.2 74LS90引脚图表2.1 74LS90的功能表输 入输 出功 能清 0置 9时 钟QD QCQBQAR01、R02R91、R92INA INB 1100 0
8、000清 00011 1001置 90 00 0 1QA 输 出二进制计数1 QDQCQB输出五进制计数 QAQDQCQBQA输出8421BCD码十进制计数QD QAQDQCQB输出5421BCD码十进制计数1 1不 变保 持通过不同的连接方式，74LS90可以实现四种不同的逻辑功能，而且还可借助R01、R02对计数器清零，借助S91、S92将计数器置9。其具体功能详述如下：(1)计数脉冲从INA输入，QA作为输出端，为二进制计数器。(2)计数脉冲从INB输入，QDQCQB作为输出端，为异步五进制加法计数器。(3)若将INB和QA相连，计数脉冲由INA输入，QD、QC、QB、QA作为输出端，则
9、构成异步8421码十进制加法计数器。(4)若将INA与QD相连，计数脉冲由INB输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。(5)清零、置9功能。a) 异步清零 当R01、R02均为“1”，S91、S92中有“0”时，实现异步清零功能，即QDQCQBQA0000。b) 置9功能当S91、S92均为“1”；R01、R02中有“0”时，实现置9功能，即QDQCQBQA1001。2.2.2 用74LS90构成秒和分计数器电路秒个位计数单元为10计数器，无需进制转换，只需将QA与INB相连即可。INA与1HZ秒输入信号相连，QD可作为进位信号与十位计数单元的INA相连
10、。秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法为：将QB ，QC分别与两个清零端R01，R02相连接。QC可作为进位信号与分个位的计数单元的INA相连，如图2.3所示。图2.3 秒和分计数器的连接电路图分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，也是分个位计数单元的QD作为进位信号与分十位计数单元的INA相连，分十位计数单元的QC作为进位信号应与时个位计数单元的INB相连。秒十位计数单元为6进制计数器，需要进制转换，将10进制计数器转换为6进制计数器的电路连接方法为：将QB ，QC分别与两个清零端R01，R02相连接。 2
11、.2.3用74LS90构成时计数器电路时个位计数单元电路结构仍与秒个位计数单元相同，但是要求整个时计数单元应为24进制计数器，所以在两块74LS90构成的100进制中截取24，就得在24的时候进行异步清零。清零方法为：将两片74LS90的两个清零端R01和R02分别连接起来，再将时个位的QB 与R01相连，将时十位的QC 与R02相连接。如图2-4所示电路 图2.4 时计数器连接电路图2.2.4 时间计数单元总电路如图2.5所示电路为数字钟的时间计数单元电路连接图，从图中可以看出，所有的置9端及接地端都接地，所有74LS90的VCC都接上电源。图2.5 数字钟的时间计数单元电路连接图2.3译码
12、显示单元电路设计 计数器实现了对时间的累计以8421BCD码形式输出，译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为七段数码管的正常工作提供足够的工作电流。译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。用于驱动LED七段数码显示常用的有74LS48。2.3.1译码器74LS4874LS48是BCD-7段译码器/驱动器，其输出是OC门输出且高电平有效，专用于驱动LED七段共阴极显示数码管。其功能是把输入的8421BCD码ABCD译成七段输出a-g，再由七段
