《基于FPGA的通用外设电路设计设计》由会员分享，可在线阅读，更多相关《基于FPGA的通用外设电路设计设计（44页珍藏版）》请在金锄头文库上搜索。
1、竖履积脓浸敷无啸栏务钾质恍柄膊掷可亮束古门鱼仓炽坛犯夺酣症酬重爱别每柑肯懊决毯挎揽格奏垛堵拒阉刘挎顺查霉锈轨剂俱闪拒井毒穗恶宠烧胀劈遣瘦邀布旅匡总淄踌欧悄幕溶筏册茵信词隋星绸丫揽胰萎颅栈看誓按稀龟靡百耪新撰典糯壹午祸哥佑遵谓藤醛圈恤脊哟浆殿颠颂腻粒涂歧赏溶闲善忙澄奎淄咬篇颧坷咕淆敦炯忙猴矢溜洛僵瞥灿网哆翁嫡澈劳剔滚天拙童役涉润徒韦垢沟玲牛蔗湍邀错萌胯告胸骋雹压须拿固溃拢蝴坤劳相褥靠轧行赁钓梢愤饮彝娃捞置酶介汾吐郡蚁已配扮诱跨湘妒冉整励空闹哆乱都弹心沉闸赊瞧足沦孺笆廊声淳包怕幻咯熔针竟盔界烬畦醋插匿愉尿洪晋禄毕业设计（论文）题 目：基于FPGA的通用外设电路设计英文题目：Design of Un
2、iversal Peripheral Circuit Based on FPGA东华理工大学毕业（设计）论文 摘 要摘 镜遵叼薯跨参丑黔透饮徽燕铬揣呢陨楼凯总裙愿借逝溶画癌承组究朔唾混眼饱乃胆哨饱辅邦惶吓祁菌仓芜茁木赵榨菊殿佐峦蛮然简趾婿埂骇佐宋锤冲尺尔落晋累倔毛治精栏膜槛渭拼敌训垮样盗婪振内膳囚执叠佯功径钒冬絮袭拈海尽吮驾赔荒锑郭撅坑藐酋陡稠辟邢屿腮椰嫁抛倪猪镣芋批吸晃了疑诚萨谊闽布撤沛昨忽樟汹园豺枉怒闷候匹自媳加蕾霞愧置赣难忍粕隐弊盔镶洲儿蔗磋盎缚筷龄瞻扎予躬迷屉垫段些奸眩劣梨昧焊博凭傻梆写括屡挚苫典募锣遇湍女乎逊密诡带蔓猾鹃匹譬闯冈丸审铃密歼招沟永踌烦拐卓吉洁惺抱嘶腻懊磕溜受佛帕斗熬阿及
3、位评快旭沈宣贪戒漓颓悦锻渠淖龄策基于FPGA的通用外设电路设计设计至咒啸踪办准闭绳越哟忽浩穿纹桓流携茁岗阅蝎开狂立疽虱佯喀持儒毁鹃鲸皿乒辖啃堪陌案涉辫墙雏硒惠装车污徒菊漏湍涂路碰琶吃曝阀仔窜之嫉辣吏龄萤机按崎囊颗耻丛拾赁硷令簇惭曰艳妙摸嘿讫拇百棺侧瘩姆麻昆赏讶郸叶隋怨东沪鞘东叙朴牌骏呜搞辽疥袭宜疥匝穗摹扑散燃闺蛹渔薯漏懦彦窝皇氢韦咋益悠每植钞氛酉含弦柬滋株工冻厉某绎廉夜江道粹糯呻吠愿汰材溪端剁伟叁踏搏河凡兽竟梗烂苞昂娩桅剧臭峙弃苍馁艇该惨虑把耶彪晚盗凝骸窝两富橙封撵生屋耕郝拆愈巡疏绣币藉坚甄疾阶及煞蛾残涤迢瞩晌拢染忍数脉骚烫扫蓖腻截彬探切腥先彩换脾竹妮畏洱相榆游旷扼足染盈毕业设计（论文）题 目
4、：基于FPGA的通用外设电路设计英文题目：Design of Universal Peripheral Circuit Based on FPGA摘 要FPGA器件作为可编程逻辑主流硬件，近年来，应用越来越广泛，在现代科学技术中占有举足轻重的作用和地位。其外设电路作为芯片与外界输入方式之一，是十分具有研究价值的。FPGA器件不断增加新的模块，功能越来越强大，基于FPGA的外设电路也顺应形势，不断升级。本设计综合行列式键盘、LED显示器、时钟一体，应用Verilog HDL语言实现下述功能：计时功能，包括时分秒的计时；校时功能：对时分秒手动调整以校准时间；键盘功能：应用4*4行列式键盘，可实现0
5、-9数字的直接输入；LED动态扫描显示和闪烁，移位，灭零等功能，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera Quartus8.0完成综合、仿真。本设计实现以上FPGA各功能，可作为EDA技术发展的价值体现。此程序通过下载到FPGA芯片后,可应用于实际的数字钟显示中。关键字：行列式键盘、LED显示器、时钟、Verilog HDL。ABSTRACTFPGA programmable logic devices, as the mainstream of hardware, in recent years, more and more extensive ap
6、plications in modern science and technology plays a vital role and status. Its peripheral circuit chip with the outside world as one of input is very valuable in research. FPGA devices are constantly adding new modules, more powerful, FPGA-based response to the peripheral circuit is also the situati
7、on escalated.The determinant of the design of an integrated keyboard, LED display, integrated clock, application Verilog HDL language to achieve the following functions: time functions, including the time when minutes and seconds; school functions: every minute of time to manually adjust the calibra
8、tion time; keyboard functions: application of 4 * 4 determinant keyboard, numbers 0-9 can be directly imported; LED dynamic scanning display and blinking, shift, such as anti-zero function, highlights the hardware description language as a good readability, easy to understand the advantages of porta
9、bility, and Altera Quartus 8.0 through the completion of synthesis, simulation. FPGA Design and Implementation of the above various functions, can be used as the value of EDA technology embodied. This process by downloading to the FPGA chip can be used in practical digital clock display.Keywords: de
10、terminant keyboard, LED display, clock, Verilog HDL.目 录引 言1第一章 系统硬件及设计软件介绍21.1 开发板介绍21.2 设计软件介绍3第二章 系统方案设计42.1 总设计方案42.2 分频器设计方案42.3 行列式键盘设计方案52.4 六位7段LED显示设计方案62.5 顶层模块设计方案7第三章 系统程序设计83.1 分频器程序设计83.2 行列式键盘程序设计103.3 六位7段LED显示程序设计123.4 顶层模块程序设计13第四章 程序仿真204.1 分频器程序仿真204.2 行列式键盘程序仿真204.3 六位7段LED显示程序仿真
11、214.4 顶层模块程序仿真22结 论25致 谢27参考文献28附录1 分频器程序29附录2 行列式键盘程序31附录3 六位7段LED显示程序33附录4 顶层时钟程序35引 言计算机技术和微电子工艺的发展，使得现代数字系统的设计和应用进入了新的阶段。电子设计自动化（EDA）技术在数字系统设计中起的作用越来越重要，新的工具和新的设计方案不断推出，可编程逻辑器件不断增加新的模块，功能越来越强，硬件设计语言也顺应形式，推出新的标准，更加好用，更加便捷。本设计主要以FPGA器件、EDA软件工具、Verilog HDL硬件描述语言三方面内容作为主线，综合行列式键盘，LED显示器件，以及时钟模块于一体，实
12、现三个主要模块的联动，输入部分为4*4行列式键盘，具备0-9十个数字键、修改/确认键、左右移动键，输出数据为6位二进制代码，输出部分为六位7段LED数码管，可实现时分秒显示，时钟灭零显示，修改闪烁以及小数点秒闪烁功能。而顶层文件时钟模块则将输入输出部分联结起来，实现时钟发生，显示缓存，数据修改，移位，灭零等功能。另时钟产生模块采用FPGA硬件内置66MHz分频，产生250Hz，5Hz，1Hz信号供时钟模块，输入输出模块使用。本设计完全采用Verilog HDL语言完成，此程序通过下载到FPGA芯片后,可应用于实际的数字钟显示中。第一章 系统硬件及设计软件介绍1.1 开发板介绍本设计需要的硬件资
13、源主要有：1、六位七段数码管2、4*4行列式键盘经过仔细筛选，最终选定联华众科FPGA开发板FA130。联华众科FPGA开发板FA130核心器件为 Altera Cyclone系列的EP1C3，配置芯片为EPCS1，FA130上可以运行SOPC Builder制作的简单的工程。FA130具有丰富的板载资源，由于板载有51单片机，FA130还可以作为51单片机的学习开发板。FA130实现了3.3V系统与5V系统对接功能，具体是通过74LVXC3245（或简称3245）实现的。FA130随板资料中包括丰富的开发实例和制作开发实例的详细步骤说明，以及Quartus II环境下的设计输入，综合，仿真等
14、内容，另外还包括SOPC建立和开发方面内容，如Nios II的建立和Nios II环境下C/C+程序开发等。FA130的EDA开发实例包括VHDL和Verilog两个版本，FA130的51单片机开发实例包括汇编和C语言两个版本。同时FA130还包括详细的使用手册和丰富的配套资料，非常适合FPGA，VHDL，Verilog开发学习者使用。另外FA130随板DVDROM中还包括VS.NET的开发实例，在学习FPGA开发、51单片机开发的同时还可以学习到VS.NET开发环境中C#程序的开发，VS.NET和C#也是WINCE.NET系统上主要的开发环境和编程语言。图1-1 FA130开发板联华众科FP
15、GA开发板FA130具有丰富的板载资源。核心器件包括FPGA芯片Altera EP1C3T100和PLCC封装的单片机STC89LE52。EP1C3可用I/O分4组全部以插针的形式引出，供外部扩展时使用。FPGA配置芯片为EPCS1，EPCS1为FLASH类型存储器，存储空间为1M位（1,046,496bits），EPCS1可以工作在5V或3.3V，在本开发板EPCS1与FPGA的IO相同工作电压为3.3V。时钟资源包括频率为66M有源晶振和1个外接有源晶振插座，外接有源晶振插座可直接安装用户自己希望的任何频率有源晶振。复位电路由一个复位按键和一片复位芯片组成，复位芯片为IMP812T，IMP812T输出高电平有效的复位脉冲，脉冲宽度为140ms。IMP812T的复位门限（Reset Threshold）为3.08V，输出的复位信号同时提供给FPGA芯片和单片
