《第4章 数值的机器运算》由会员分享，可在线阅读，更多相关《第4章 数值的机器运算（9页珍藏版）》请在金锄头文库上搜索。
1、哈尔滨学院2014年秋季学期单元测试试卷课程名称:计算机组成原理单元名称:第四章数值的机器运算一、填空题1. 影响并行加法器速度的关键因素是。2. A、B均为8位二进制数，A=F0H, B=E0H，则A+B=, A-B=。3. 已知某数的补码为11110101，算术左移1位后得,算术右移1位后得。4. 向左规格化的规则为尾数，阶码为。5. 运算器的基本功能室实现 运算和 运算。二、选择题1. 在串行进位的并行加法器中，影响加法器运算速度的关键因素是。A. 门电路的级延迟B.元器件速度C.进位传递延迟。.各位加法器速度的不同2. 并行加法器中每一位的进位产生函数Gi为。A. B,B. A B,C
2、. B, C,D. A + B, + C,3. 补码加/减法是指。A-操作数用补码表示，两尾数相加/减，符号位单独处理B-操作数用补码表示，符号位和尾数一起参加运算，结果的符号与加/减数相同。.操作数用补码表示，连同符号位直接相加，减某数用加某数的机器负数代替，结果 的符号在运算中形成。.操作数用补码表示，由数符决定两尾数的操作，符号位单独处理4. 两个补码数相加，采用1位符号位，当 时，表示结果溢出。A. 符号位有进位B. 符号位进位和最高数位进位异或结果为0C. 符号位为1D. 符号位进位和最高数位进位异或结果为15 .在双符号位判断溢出的方案中，出现正溢时，双符号位应当为。A. 00B.
3、 01C. 10D. 116. 在定点机中执行算术运算时会产生溢出，其原因是.A. 主存容量不够B-操作数过大。.操作数地址过大D.运算结果无法表示7.当定点运算发生溢出时应进行A. 向左规格化B .向右规格化C.发出出错信息。.舍入处理8. 8位补码10010011等值扩展为16位后，其机器数位A.1111111110010011B. 0000000010010011C. 1000000010010011D. 11111111011011019.将用8位二进制补码表示的十进制数-121，扩展成16位二进制补码，结果用十六进制表示A. 0087HB. FF87HC.8079HD.FFF9H10
4、.已知X = C6H，计算机的机器字长为8位二进制编码，则X*= 2补补A .8CHB.18HC. E3HD.F1H11.对于二进制数，若小数点左移1位则数值，若小数点右移1位则数A. 扩大一倍，扩大一倍B. 扩大一倍，缩小一半C. 缩小一半，扩大一倍D .缩小一半，缩小一半12. X、Y为定点二进制数，其格式为1位符号位，n位数值位。若采用Booth补码一位乘法实现乘法运算，则最多需要做加法运算的次数是.B.nD. n+2A. n-1C. n+113. 原码加减交替除法又称为不恢复余数法，因此A-不存在恢复余数的操作B. 当某一步运算不够减时，做恢复余数的操作C. 仅当最后一步余数为负时，做
5、恢复余数的操作D. 当某一步余数为负时，做恢复余数的操作14. 在加法器、寄存器的基础上增加部分控制电路实现除法时，用B寄存器存放A. 被乘数和被除数B. 被乘数和除数C. 乘数和被除数D .乘数和除数15. 若浮点数用补码表示，判断运算结果是否是规格化数的方法是。A.阶符与数符相同B.阶符与数符相异C. 数符与尾数最高有效位相同D.数符与尾数最高有效位相异16. 若浮点数用补码表示，一个数的阶码值为7,另一个数的阶码值为9,则需要将阶码值较 小的浮点数的小数点。A.左移1位B.右移1位C.左移2位D.右移2位17. 4片74181AL U和1片74182CLA相配合，具有 传递功能。A.串行
6、进位B.组内并行进位，组间串行进位C.组内串行进位，组间并行进位D.组内、组间均为并行进位18. 运算器虽由许多部件组成，但核心部件是。A.算术逻辑运算单元B.多路开关C.数据总线D.累加寄存器19. 下列叙述中，错误的是。A. 运算器中通常都有一个状态标志寄存器，为计算机提供判断条件，以实现程序转移B. 补码乘法器中，被乘数和乘数的符号都不参加运算C. 并行加法器中高位的进位依赖于低位D. 在小数除法中，为了避免溢出，要求被除数的绝对值小于除数的绝对值20. 计算机中的累加器。A .没有加法器功能，也没有寄存器功能B .没有加法器功能，有寄存器功能C. 有加法器功能，没有寄存器功能D. 有加
7、法器功能，也有寄存器功能21. 一个C语言程序在一台32位机器上运行。程序中定义了3个变量x、y和z，其中x和z为int型，y为short型。当x=127、y=-9时，执行赋值语句z=x+y后，x、y和z的值分别是A. x = 0000007FH, y = FFF9H,z = 00000076HB x = 0000007 FH, y = FFF 9H, z = FFFF 0076HC. x = 0000007 FH, y = FFF7H, z = FFFF0076HD. x = 0000007FH, y = FFF7H,z = 00000076H22. 浮点数加、减运算一般包括对阶、尾数运算、
8、规格化、舍入和判断溢出等步骤。设 浮点数的阶码和尾数均采用补码表示，并且位数分别为5位和7位（均含2位符号位）。若有 两个数 X = 27 x29/32，Y = 2 x5/8， 则用浮点加法计算 X + Y 的最终结果是。A. 00111 1100010B. 00111 0100010C. 01000 0010001D.发生溢出23. 假定有4个整数用8位补码分别表示为孔 =FEH、r2 = F 2 H、r3 = 90H、七=F 8H。 若将 运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是。A. , x r2B. r2 x r3C. r x r4D.r2 x r424. 某字长为8位
9、的计算机汇总，已知整型变量x、y的机器数分别为 X补=10000100， Y补=10110000。若整型变量z = 2xx + y/2，则z的机器数为。A. 1 1000000B. 00100100C. 1 0101010D.溢出25 .若x = 103，y = -25，则下列表达式采用8位定点补码运算实现时，会发生溢出的A. x + yC. x- yB. -x+ yD. x y三、判断题1. 进位信号串行传递的加法器称为串行加法器。2. 进位产生函数为p=A Bi。3. 运算器中设置了加法器后就没有必要设置减法器。4. 浮点数对阶的原则是大阶向小阶看齐。5. 运算器不仅可以完成数据信息的算逻
10、运算，还可以作为数据信息的传送通路。6. 80387被称为协处理器，本身不能单独使用四、简答题1. 简述浮点运算中溢出的处理问题。2. 试述先行进位解决的问题及基本思想。3. 串行加法器和并行加法器有何不同？影响并行加法器的关键因素是什么？设低位来 的进位信号为c，请分别按下列两种方式写出c4、c3、c2、c/勺逻辑表达式。（1）串行进位方式（2）并行进位方式五、分析题1. 某加法器采用组内并行、组间并行的进位链，4位一组，写出进位信号06的逻辑表达 式。2. 写出一位2421码加法器的校正函数。六、计算题1.已知X和Y，用变形补码计算X+Y和X-Y，同时指出运算结果是否溢出？ X = 27,
11、F= 313232（2）X =坦 F =-旦16162. 已知X补=1.1011000，Y补=1.0100110。计算 2X补+ 2F补3. 已知X = 0.10010，Y = -0.10101，用补码一位乘法计算X xY，要写出详细的运算过程。4. 已知X = 0.1000，Y = -0.1010，用补码加减交替法求X = ?Y5 .已知 X = -7.25，Y = 28.5625，（1）将X、Y分别转换成二进制浮点数（阶码占4位，尾数占10位，各包含一位符号位）。（2）用变形补码，求X - Y = ?6.有两个浮点数X = 210 x（0.101），Y = 201 x （-0.111），设
12、阶符1位，阶码2位，数符1位，尾数3位，用补码运算规则计算X + Y的值。七、设计题1. 利用CLA加法器或BCLA加法器以及CLA电路设计加法器，要求实现如下功能：（1）构建20位单级先行进位加法器 使用5个4位的CLA加法器； 使用4个5位的CLA加法器；分别画出连接简图（请特别标明进位信号）。比较这两种方法得到的最长进位延迟时间 有无区别。（2）构建20位二级先行进位加法器。 使用5个4位的BCLA加法器和1个5位的CLA电路； 使用4个5位的BCLA加法器和1个4位的CLA电路；分别画出连接简图（请特别标明进位信号）。比较这两种方法得到的最长进位延迟时间 有无区别。2. 利用74181
13、和74182芯片设计如下3种方案的32位ALU。（1）行波进位方案；（2）二级先行进位方案；（3）三级先行进位方案。八、综合应用题假定在一个8位字长的计算机中运行下列类C程序段：Unsigned int x=134;Unsigned int y=26;Int m=x;Int n=y;Unsigned int z1=x-y ;Unsigned int z2=x+y ;Int k1=m-n ;Int k2=m+n;若编译器编译时将8个8位寄存器R1R8分别分配给变量x、y、m、n、z1、z2、k1、k2。请回 答下列问题。（提示：带符号整数用补码表示）（1）执行上述程序段后，寄存器R1、R5和R6的内容分别是什么？（用十六进制表示）（2）执行上述程序段后，变量m和k1的值分别是多少？（用十进制表示）（3）上述程序段设计带符号整数加/减、无符号整数加/减运算，这4种运算能否利用同 一个加法器及辅助电路实现？简述理由。（4）计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中， 哪些带符号整数运算语句的执行结果会发生溢出？
