《整理计算机计算机原理部分习题》由会员分享，可在线阅读，更多相关《整理计算机计算机原理部分习题（6页珍藏版）》请在金锄头文库上搜索。
1、1.11指令和数据都存于存储器中,计算机如何区分它们？ 解：计算机区分指令和数据有以下2种方法：通过不同的时间段来区分指令和数据,即在取指令阶段(或取指微程序) 取出的为指令,在执行指令阶段(或相应微程序)取出的即为数据.通过地址来源区分, 由PC提供存储单元地址的取出的是指令,由指令地址码局部提供存储单元地址的取出的是操作数.4.5什么是存储器的带宽？假设存储器的数据总线宽度为32位,存取周期为200ns,那么存储器的带宽是多少？答：存储器的带宽是指单位时间内存储器存取的信息量,单位可用字/秒或字节/秒或位/秒表示.由数据总线宽度为32位,存取周期为200ns,得存储器的带宽为：32位/20
2、0ns=160 X 10位/秒 =160M位/秒4.16 CPU 假设同上题,现有8片8KX 8位的RAM 芯 片与CPU相连,试答复：(1 )用74138译码器画出CPU与存储芯片的连接图；(2) 写出每片RAM的地址范围；(3) 如果运行时发现不管往哪片 RAM写入数据后,以A000H为起始地址的存储芯片都有 与其相同的数据,分析故障原因.(4) 根据(1 )的连接图,假设出现地址线 A13与CPU断线,并搭接到高电平上,将出现什 么后果？解：(1) CPU与存储器芯片连接逻辑图：(2) 地址空间分配图：RAM0:0000H-1FFFHRAM1:2000H-3FFFHRAM2:4000H-
3、5FFFHRAM3:6000H-7FFFHRAM4:8000H-9FFFHRAM5:A000H-BFFFHRAM6:C000H-DFFFHRAM7:E000H-FFFFH( 3)如果运行时发现不管往哪片 RAM 写入数据后,以 A000H 为起始地址的存储芯片 (RAM5) 都有与其相同的数据,那么根本的故障原由于：该存储芯片的片选输入端很可能总是 处于低电平.假设芯片与译码器本身都是好的,可能的情况有：1) 该片的 -CS 端与 -WE 端错连或短路；2) 该片的-CS端与CPU的-MREQ 端错连或短路；3) 该片的 -CS 端与地线错连或短路.(4)如果地址线A13与CPU断线,并搭接到
4、高电平上,将会出现A13恒为“ 1 的情况.此时存储器只能寻址 A13=1 的地址空间 (奇数片 ), A13=0 的另一半地址空间(偶数 片)将永远访问不到.假设对A13=0的地址空间(偶数片)进行访问,只能错误地访问到 A13=1 的对应空间 (奇数片 )中去.4.38磁盘组有6片磁盘,最外两侧盘面可以记录,存储区域内径22cm,外径33cm,道密度为40道/cm,内层密度为 400位/cm,转速3600转/分.( 1 )共有多少存储面可用？( 2)共有多少柱面？( 3)盘组总存储容量是多少？( 4)数据传输率是多少？解：(1) 共有 12个存储面可用(2) 有效存储区域 =33/2-22
5、/2=5.5(cm)道密度=40道/cm,所以40*5.5=220道,即220个柱面.(3) 内层磁道周长为 2n R=2*3.14*11=69.08(cm)每道信息量=400 位/ cm*69.08 cm=27632 位=3454B 每面信息量 =3454B*220=759880B 盘组总容量 =759880B*12=9118560B(4) 磁盘数据传输率 Dr=n NN 为每条磁道容量 , 即 N=3454B n 为磁盘转速 , 即 n=3600 转/60 秒=60 转/秒Dr= n N =60*3454B=207240B/s5.3 I/O 设备与主机交换信息时,共有哪几种限制方式？简述它
6、们的特点.答： I/O 设备与主机交换信息的限制方式有：( 1 )程序查询方式.其特点是主机与 I/O 串行工作. CPU 启动 I/O 后,假设设备准备就绪, CPU 便转入处理 I/O 与主机间传送信息的程序； 假设设备未做好准备, 那么 CPU 反复查询,“踏 步等待直到 I/O 准备就绪为止.可见这种方式 CPU 效率很低.( 2)程序中断方式.其特点是主机与 I/O 并行工作. CPU 启动 I/O 后,不必时刻查询 I/O 是否准备好,而是继续执行程序.当 I/O 准备就绪时,向 CPU 发中断请求信号, CPU 在适 当的时候响应 I/O 的中断请求,暂停现行程序为 I/O 效劳
7、.这种方式消除了“踏步现象, 提升了 CPU 的效率.(3) DMA 方式.其特点是主机与 I/O 并行工作, 主存与 I/O 之间有一条直接数据通路. CPU 启动 I/O 后,不必查询 I/O 是否准备好,当 I/O 准备就绪后,发出 DMA 请求,此时 CPU 不 直接参与 I/O 和主存间的信息交换,只是把外部总线(地址线、数据线和有关的限制线)的 使用权暂时交赋予 DMA ,仍然可以完成自身内部的操作(如加法、移位等) ,故不必中断现行程序,只需暂停一个存取周期访存即周期挪用, CPU 的效率更高.4通道方式.通道是一个具有特殊功能的处理器,CPU 把局部权力下放给通道,由它实现对外
8、围设备的统一治理和外围设备与主存之间的数据交换,大大提升了 CPU 的效率,但 它是以花费更多的硬件为代价的.5I/O 处理机方式.它是通道方式的进一步开展,CPU 将 I/O 操作及外围设备的治理权全部交给 I/O 处理机,其实质是多机系统,因而效率有更大提升.6.16 设机器数字长为 16 位,写出以下各种情况下它能表示的数的范围.设机器数采用 1 位 符号位,答案均用十进制数表示.1无符号数.2原码表示的定点小数.3补码表示的定点小数.4原码表示的定点整数.5补码表示的定点整数.6浮点数的格式为：阶码 6 位含 1 位阶符,尾数 10 位含 1 位数符.分别写出正数 和负数的表示范围.解
9、：1无符号数的范围： 0655352原码表示的定点小数的范围：-32767/32768 +32767/32768 -1+2-151-2 -153补码表示的定点小数的范围： -1 +32767/32768 -11-2 -154原码表示的定点整数的范围：-32767 +32767 -215+1215-15补码表示的定点整数的范围：-32768 +32767 -215215-16正数表示范围：2-31 X 2-9231X 1- 2-9负数表示范围：-231 X 1- 2-9-231 X 2-97.14 设相对寻址的转移指令占两个字节,第一个字节是操作码,第二个字节是相对位移量,用补码表示.假设当前转
10、移指令第一字节所在的地址为2000H,且CPU每取出一个字节便自动完成PC+1PC的操作.试问当执行“ JMP * +8 和“ JMP * -9 指令时,转移指 令第二字节的内容各为多少？答：由于相对寻址的转移指令占两个字节,PC的当前值为2000H ,当取出一条转移指令后,PC 的值为 2002H.当执行“ JMP * +8指令时,该转移指令的相对位移量应为 8-2=6,所以该指令的第二 字节内容为 06H.当执行“ JMP* -9指令时,该转移指令的相对位移量应为 -9-2=-11 ,所以该指令的第二字 节内容为 F5H.8.5 中断周期前是什么阶段？中断周期后又是什么阶段？在中断周期CP
11、U 应完成什么操作？答：中断周期前是执行周期,中断周期后是取指周期.中断周期 CPU 完成以下操作：保存程序断点；硬件关中断；将向量地址送至程序计数 器或将中断识别程序入口地址送至程序计数器.9.4 能不能说 CPU 的主频越快,计算机的运行速度就越快？为什么？ 答：不能说机器的主频越快,机器的速度就越快. 由于机器的速度不仅与主频有关,还与机 器周期中所含的时钟周期数以及指令周期中所含的机器周期数有关.同样主频的机器, 由于机器周期所含时钟周期数不同,机器的速度也不同.机器周期中所含时钟周期数少的机器,速度更快.9.14设单总线计算机结构如以下图所示,其中 M为主存,XR为变址存放器,EAR
12、为有效地 址存放器,LATCH为锁存器.假设指令地址已存于 PC中,画出“LDA * D 和“SUB X , D 指令周期信息流程图,并列出相应的限制信号序列.说明：(1) “LDA * D 指令字中*表示相对寻址,D为相对位移量.(2) “ SUB X , D 指令字中X为变址存放器,D为形式地址.(3) 存放器的输入和输出均受限制信号限制,例如, PCi表示PC的输入限制信号,MDRo 表示MDR的输出限制信号.(4) 但凡需要经过总线实现存放器之间的传送,需在流程图中注明,如PS BustMAR , 相应的限制信号为 PCo和MARi .BusAH*ACC解:(12mQ“IDA * D
13、指令周期信息流程VPCT Bus t MARIRPC及相应的限制信取 指 周 期状态-M(MAR) t MDRLATCH和MDR t Bust iriMDREARIRi执 行 周 期XRMDRIR)代表相对位移量D):!应的限制信号如下PCo,地MARi 峙加法器“ +MARo , R/W=R ,MAR(PC)+1 T PC+1J(PC)+Ad(IR) t EARPCo , IRo , + , EARiIEAR t Bust MAREARo , MARiVM(MAR) t MDRMARo , R/W=R , MDRiMDR t BustACCMDRo , ACCi+1(2) “SUB X ,
14、D 指令周期信息流程及相应的限制信号如下(Ad(IR)代表形式地址D):PCo, MARiMARo , R/W=R , MDRiMDRo , IRif(XR)+Ad(IR) t EARXRo , IRo , + , EARi1EAR t Bust MAREARo , MARi执行丿周、期工M(MAR) t MDRMARo , R/W=R , MDRi1MDR tBustxMDRo , Xi王(ACC)-(X) t LATCHACCo , Xo , Ki=LATCHi丁LATCH t Bust ACCLATCHo , ACCi10.11什么是垂直型微指令？什么是水平型微指令？各有何特点？答：垂直型微指令的结构类似于一般机器指令的结构,由微操作码确定微指令的功能.通常一条微指令只能有12个微操作命令.由于它要经过译码后限制对象,影响每条微指令的执行时间.而且垂直型微指令字长较短,实现一条机器指令的微程序要比水平型微指令编写的微程序长得多,它是用较长的微程序结构来换取较短的微指令格式.水平型微指令一次能定义并执行多个并行操作,其并行操作水平强, 效率高.而且水平型微指令的大多数微命令一般可直接限制对象,故执行每条微指令的时间短. 又因水平型微指令字长较长,故可用较少的微指令数来实现一条机器指令的功能.10.21下表给出8条微指令11
