《计算机组成原理 教案》由会员分享，可在线阅读，更多相关《计算机组成原理 教案（43页珍藏版）》请在金锄头文库上搜索。
1、-计算机与信息技术学院课程教案专业计算机科学与技术专业课程计算机组成原理讲授人2015 年 9月10日. z.-(一)课程名称：计算机组成原理(二)学时学分：周4学时，4学分(三)预修课程：数字逻辑、汇编语言(四)使用教材唐朔飞编著：计算机组成原理(第2版)，高等教育，2008年1月第2版。(五)教学参考书(3本以上)1、王爱英编著：计算机组成与构造(第4版)，清华大学，2007年3月版。2、白中英编著：计算机组成原理(第5版)，科学，2013年2月版。3、William Stallings编著：计算机组织与构造-性能设计(第8版)，机械工业，2011年11月版。4、亚民编著：计算机组成与系统
2、构造(第1版)，清华大学，2000年4月版。(六)教学方法：课堂讲授，课程设计，师生互动，理论与实验结合教学。(七)教学手段：多媒体教学。(八)考核方式：闭卷考试。(九)学生创新精神与实践能力的培养方法：通过教师出题、小组讨论、实验、学生自由发言等方式使学生掌握根本的计算机专业思维，提高学生分析问题、解决问题的能力，培养学生的动手能力，写作能力和表达能力，将为学生奠定深厚的专业潜力和良好的专业素质。(十)其它要求：严格考勤，学生课堂表现及课堂参与情况占学生成绩的15%，当堂测试、课程论文和课下作业占学生成绩的15%，期末成绩占70%。. z.-第一章计算机系统概论教学时数：2学时教学目的与要求
3、：要求学生了解计算机系统的根本概念，。使学生初步掌握计算机系统的根本概念及本书的根本构造，为进一步深入学习打下根底。教学重点：掌握诺依曼计算机的架构、计算机根本技术指标。教学难点：引入诺依曼计算机的架构、总概全书。第一节计算机系统简介(了解)中央处理器(CPU)运算器主机控制器只读存储器(ROM)硬存储器可读可写存储器(RAM)件输入设备(如：键盘、鼠标)计外部设备输出设备(如：显示器、打印机)算外部存储器(如：磁盘、磁带、光盘)机操作系统系汇编程序统系语言处理程序解释程序软统编译程序件软数据库管理系统(如FO*BASE)件诊断程序(如DIAGS)支持软件调试程序(如DEBUG)编辑程序(如E
4、DIT)程序(如LINK)网络通信系统应用软件(如WPS)第二节计算机的根本组成 (重点)层次构造硬件层次构造数据模型、算法用户程序作为软件资源的应用程序语言处理程序(解释、编译)操作系统机器语言(指令系统)微程序控制器硬件硬件逻辑部件虚拟机层次构造应用程序虚拟机高级语言虚拟机汇编语言虚拟机操作系统虚拟机指令系统、机器语言裸机(硬件)编译：将源程序的全部语句变成机器语言，然后执行。解释：将源程序的一条语句变成机器语言并执行，然后再把下一条语句变成机器语言并执行，直到完毕。透明：本来存在的事物或属性，从*个角度看却好象不存在，称为透明。虚拟机：由软件实现功能的机器称为虚拟机。-诺依曼(Von N
5、eumann)型计算机1) 计算机分为五局部：运算器、控制器、存储器、输入设备和输出设备。计算机以运算器为中心，输入输出设备与存储器之间的数据传送都要经过运算器，各局部的操作及其相互之间的联系都要由控制器集中控制。(指令流生成控制流，控制流控制数据流)运算器输入设备存储器控制器输出设备状数结命态据果令程序结果请命地指命请求令址令令求2)存储器按地址访问，它是一个顺序的线性编址的一维空间，每个单元的位数是固定的。3) 采用存储程序原理，将程序和数据放在同一个存储器中，指令和数据等同对待，指令和数据都可以送入运算器中运算，即由指令组成的程序是可以在运行过程中被修改。4) 数据以二进制编码，采用二进
6、制运算。5) 指令由操作码和地址码两局部组成。操作码表示指令的性质，地址码表示操作数所在的位置。6) 指令在存储器中根本采用顺序执行，由指令计数器指明要执行的指令在存储器中的地址。第三节计算机硬件的主要技术指标(重点)1. 字长CPU一次处理的最大的二进制数的位数为机器字长。机器字长：是指参与运算的数的根本位数，它标志着计算精度，位数越多，精度越高，但硬件本钱也越高，因为他决定着存放器、运算部件、数据总线等的位数。2主存容量主存储器是CPU可以直接访问的存储器，需要执行的程序与需要处理的数据就放在主存中。主存容量大则可以运行比拟复杂的程序，并可以存入大量信息，可以利用更完善的软件支撑环境。所以
7、计算机处理能力的大小在很大程度上取决于主存容量的大小。主存容量的记法有两种：字节数如PC机，640KB和单元数字数*位数如64K*16。3外存容量外存容量一般是指计算机系统中联机运行的外存储容量。4运算速度(1) CPU时钟频率计算机的操作需要分步执行，每个时钟周期完成一步操作，所以时钟频率在很大程度上反映了CPU速度的快慢。(2) 每秒平均执行指令数ips由于各种指令的执行时间不等，所以这种描述是粗略的。通常，一条指令能实现一次定点加减运算，所以ips值大致相当于每秒钟能完成的定点加减运算次数。(3) 单独注明时间。第四节本书构造本章思考题1. 什么是计算机系统、计算机硬件和软件？2. 如何
8、理解计算机系统的层次构造？3. 说明高级语言、汇编语言和机器语言的区别及联系。4. 指令和数据都存在存储器中，如何区分它们？5. 什么是指令？什么是程序？第二章计算机的开展及应用教学时数：2学时教学目的与要求：通过本章的讲述，使学生初步了解计算机系统的开展历史、应用前景，增进和培养学生的学习兴趣。教学重点：掌握计算机开展趋势。第一节计算机的开展史1. 从物理器件的角度分为五代计算机：(1) 第一代电子管计算机(2) 第二代晶体管计算机(3) 第三代集成电路计算机(4) 第四代大规模集成电路计算机(5) 第五代超大规模集成电路计算机(人工智能)2. 从计算机的体积可分为：巨、大、中、小、微型计算
9、机。3. 从运算能力可分为：4，8，16，32，64位计算机。第二节计算机的应用1. 科学计算和数据应用2. 工业控制和实时控制3. 网络技术4. 虚拟现实5. 办公自动化6. 多媒体技术7. 人工智能第三节计算机的展望1. 串行算法改为并行算法，出现了向量计算机、并行计算机和多处理机等。2. 高级语言与机器语言的语义距离缩小，出现了面向高级语言机器和直接执行高级语言机器。3. 硬件子系统与操作系统和数据库管理系统软件相适应，出现了面向操作系统机器和数据库计算机。4. 计算机系统从指令驱动型改变为数据驱动型和需求驱动型，出现了数据流机器和归约机。5. 为了适应特定应用环境而出现了各种专用计算机
10、。6. 为了获得高可靠性而研制容错计算机。7. 计算机系统功能分散化、专业化，出现了各种功能分布计算机。8. 出现了与大规模、超大规模集成电路相适应的计算机系统构造。9. 出现了处理非数值化信息的智能计算机。本章思考题1. 计算机更新换代以什么为依据？2. 什么是摩尔定律？该定律是否永远生效？3. 说明网络技术的应用。4. 说明人工智能的应用。5. 举例说明哪些应用需要采用多媒体技术？第三章系统总线教学时数：2学时教学目的与要求：使学生掌握总线系统的根本概念，总线的主要技术指标，单、多总线架构的特点及机內的通信方式。教学重点：总线的概念和构造形态、信息传送方式。教学难点：总线的仲裁、总线数据的
11、传送模式。第一节总线的根本概念在计算机的部，CPU和存储器之间由总线连接。总线是用来连接计算机中的多个部件，以实现部件之间信息交换的一组导线。总线按照它的任务划分，可分为三级：1片总线指芯片部的总线。如CPU部总线，他连接CPU部的各个存放器和算术逻辑运算部件。2系统总线指CPU、主存、I/O(通过I/O接口)各大部件之间的信息传输线。系统总线根据其传递的信号不同可以分为地址总线、数据总线和控制总线。3通信总线用于连接计算机系统之间或计算机系统与其他系统之间的通信。我们所说的总线，一般情况指系统总线。总线在传输数据格式上采用串行传输和并行传输两类。能一次并行传输的数据位数被定义为总线的数据通路
12、宽度，而单位时间能传输的数据量被定义为总线的数据传输率。完成一次总线传送操作所需的时间称为一个总线周期。根据总线可能的传送方向，总线可分为单向总线和双向总线。第二节总线的分类狭义的总线实体是一组传送线。它们的定义与允许的工作方式派生出相应的总线逻辑，如：接收与发送信息逻辑，为共享总线所需的缓冲器，对总线控制权的申请、仲裁、批准与控制权转移逻辑，为与总线标准匹配所要求的信号转换等。所以，总线实体是一组传送线路与相应的控制逻辑。1) 从系统组成角度分类在小规模系统中，常用一组系统总线连接CPU、主存、接口与外围设备，称为单总线构造。在较大规模系统中，常设置多组总线，如：在主存与CPU之间设置一组专
13、用的高速存储总线，而将连接外围设备的系统总线称I/O扩展总线。在一些系统中，将直接与CPU连接的一段总线称局部总线，将经过总线控制器扩大后的总线称为系统总线。连接系统部CPU、主存、接口与常规外围设备的总线称为系统总线。把计算机系统之间，计算机系统与通信设备或其他系统外设之间的连接总线称为系统外总线。在松耦合多机系统中，常将各节点部的总线称为局部总线，节点间的总线称为通信总线。2) 按数据传送格式分类并行总线：用多根数据线同时传送一个字节或一个字的所有代码位，可以同时传送的数据位数称为该总线的数据通路宽度。计算机的系统总线大多是并行总线。串行总线：按位串行传送数据，即按数据代码位流的顺序逐位传
14、送。3) 按时序控制方式分类系统总线所连接的CPU与各种外围设备往往有各自独立的工作时序，在通过总线传送数据信息时，其时序控制方式有同步方式和异步方式之分，相应地，也将总线分为同步总线和异步总线两类。同步总线：数据传送操作由统一的系统时钟同步定时，其显著特征是有严格的时钟周期划分，一次传送操作所需的一个总线周期可能包括假设干时钟周期。在单机系统中，系统时钟由CPU提供。在多机系统中，或由负责系统管理的主CPU提供，或专门设置一个系统时钟。第三节总线特性及性能指标同步控制方式以时钟周期为划分时间段的基准，一个总线周期占用多个时钟周期，必要时候，一个总线周期所包含的时钟周期数目并不固定，但都是以完
15、整的时钟周期为基准的。例如，DMA控制器向CPU提出总线请求，获得总线控制权后实现一次总线传送。通常这一过程要经过以下几步：(1) S0状态：DMA控制器提出总线请求(BREQ)，此时CPU正控制总线访问主存，因此DMA控制器处于等待批准的S0状态，可能要等待几个时钟周期。(2) S1状态：CPU完毕一次总线周期操作，发出总线批准信号BACK，进入总线控制权交换状态S1状态。在S1状态中，CPU放弃总线，DMA控制器向总线送出地址码，接收总线控制权，并进入下一状态。(3) S2状态：由DMA控制器发出读命令，从发送设备中读出数据，送入有关的数据存放器，并发送到数据总线上。(4) S3状态：由DMA控制器发出写命令，将数据总线信息写入接收设备。(5) S4状态：延长状态，如果在S3状态中没有完成总线传送，
