《计算机组成原理复习手册》由会员分享，可在线阅读，更多相关《计算机组成原理复习手册（9页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理复习资料（自行整理版）第一章：涵盖分值大概5分左右。老师上课讲到的冯诺依曼型计算机的组成结构是本次考试的考点，有可能考选择题，也有可能考简答题。以及微机的结构以及原理，也是不可忽视的考点之一。（简答题）：1、 计算机硬件由哪些部分组成？答:第一种答案是由CPU，存储器以及I/O设备组成； 第二种答案是变形题，提问是冯诺依曼型计算机的硬件组成系统有哪些部分组成？ 这时候的答案则是运算器，控制器，存储器以及输入输出设备。其实运算器以及控制器构成了CPU，所以本质上是一样的。 第三种答案是有6种电子器件，就是将输入输出设备写成适配器、系统总线和外部设备。2、 简述计算机系统的层次结构：
2、答：一共有五层结构，分别是第一级微程序设计级或逻辑电路级（直接由硬件执行），第二级一般机器级（微程序解释机器指令系统），第三级操作系统级（操作系统），第四级汇编语言级（汇编程序），第五级高级语言级（编译程序）。图在书本的第14页。（选择题）1、 完整的计算机应包括（D）A、运算器，存储器，控制器 B、外部设备和主机C、主机和应用程序 D、配套的硬件设备和软件系统2、冯诺依曼机工作的基本方式特点是（B）。 A、多指令流单数据流 B、按地址访问并顺序执行指令C、堆栈操作 D、存贮器按内容选择地址3、运算器的核心部件是（A）。A、算术逻辑单元ALU B、多路选择器C、通用寄存器 D、输出三态门3、
3、控制器、运算器和存储器合起来一般称为（D）。A、I/O部件 B、内存储器C、外存储器 D、主机5、计算机硬件能直接识别和执行的语言是（C）。A、高级语言 B、汇编语言C、机器语言 D、符号语言6、输入、输出设备以及辅助存储器一般统称为（A）A、I/O部件 B、内存储器C、外存储器 D、执行部件第二章：涵盖分值大概15分本章的重点在于一道计算题以及一到两道需要计算的选择题。选择题需要注意的是IEEE754标准浮点数的规格化表示，数的机器码表示特点。计算题需要注意的是定点乘法运算以及浮点乘除法计算，当然加减法也需要了解，不然这都不会解的话，出简单了反而不会。接着会用例题讲解：（1） IEEE754
4、标准浮点数的规格化表示：课本P18页例1例2，将十进制数值与存储格式做相互转换。1）尾数的最高数位必须是一个有效值2）正数时，无论原码还是补码，其规格化形式均为：0.13）负数时，若用原码表示，则规格化形式为：1.1；若用补码表示，则规格化形式为1.04）IEEE754标准中，一个规格化32位浮点数x的真值为： x=（-1）S（1.M）2E127 e=E127（2） 数的机器码表示特点：一个正整数，当用原码、反码、补码表示时，符号位都固定为0，用二进制表示的数位值都相同，三种表示方法完全一样。一个负整数，当用原码、反码、补码表示时，符号位都固定为1，用二进制表示的数位值都不相同，其中：原码符号
5、位为1不变，整数的每一位二进制数位求反得到补码；反码符号位为1不变，反码数值位最低位加1，得到补码。最难的题目解析（综合了以上两个知识）：1、设浮点数字长为16位，其中阶码为5位（含一位阶符），尾数为11位（含一位数符），写出-53/512对应的浮点规格化数的原码，补码，反码和阶码用移码，尾数用补码的形式。答：第一步将53/512转化为二进制数格式：512 256 128 64 32 16 8 4 2 10 0 0 0 1 1 0 1 0 1=0.000110101因为是负数，所以原式=1.000110101规格化后为1.110101*2-3第二步就是计算阶码阶符是负数所以为1阶码化为二进制格
6、式=011规格化数的原码为：阶符+阶码+数符+尾数1+0 011+1+110101 0000所以浮点规格化数的原码为1,0011 ；1 110101 0000反码为：（阶符和数符不变，阶码以及尾数按位取反）1,1100 ；1 001010 0000补码为：（反码的阶码以及尾数加1）1,1101 ；1 001011 0000阶码用移码，尾数用补码表示：0 0011 ；1 001011 00002、设浮点数字长为16位，其中阶码为5位（含一位阶符），尾数为11位（含一位数符），将十进制数+13/128写成定点数和浮点数，并分别写出它在定点机和浮点机中的机器数形式。答：128 64 32 16 8
7、4 2 10 0 0 0 1 1 0 1=0.0001101在定点机中机器数格式是：X=0 000 1101 0000 0000在浮点机中的机器数格式是：0.0001101=0.1101*2-3阶码=011凑够4位则为0011阶符=11 0011 ； 数符为0，尾数是1101所以原式为：1 0011；0 1101 00 0000 与其相比，IEEE754标准规格化显得简单很多，所以以上两题懂了，IEEE754也就是变个格式，不难。简答题部分：1、 浮点加法运算的步骤。1） 零操作数检查；2） 比较阶码大小并完成对阶；3） 尾数求和运算；4） 结果规格化；5） 舍入处理；6） 溢出处理。（此处应
8、该是计算题的解析）第三章：涵盖的分值预测在20分左右知识点速记:1、 存储器的技术指标有存储容量、存取时间、存储周期、存储器带宽。2、 Cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要技术选择题部分：1、 在下列存储器中，存取速度最快的存储器是（A）A、高速缓存 B、磁盘C、主存 D、光盘2、动态RAM存储信息依靠的是（D）A、单稳态触发器 B、磁场C、双稳态触发器 D、电容器3、某SRAM芯片，其存储容量为64K*16位，该芯片的地址线和数据线数目为（） A、 16,16 B、64,16C、 64,8 D、16,644、某一RAM芯片，其容量是512*8位
9、，包括电源和接地端，该芯片引出线的最小数目是（）A、23 B、25C、50 D、195、若存储器的容量为16KB，则访问它的地址线应该有（） A、 14 B、10C、 4 D、16解析：1）如何算出地址线和数据线的数目：1K=210B，64K=26*210 B=216 B所以地址线为16条而有多少位，数据线就应该有多少条，所以3、5的答案都为A2）而第四题的答案是：有9根地址线(29=512)、8根数据线，1根片选线，1根读写线，共19根。选D容量没有K，M等字母时，数据量是B。 6、主存储器和CPU之间增加cache的目的是（A） A、解决CPU和主存之间的速度匹配问题 B、扩大存储器的容量
10、C、扩大CPU中通用寄存器的数量 D、既扩大主存容量又扩大CPU通用寄存器的数量 7、采用虚拟存储器的主要目的是（B）A、提高主存储器的存取速度 B、扩大主存储器的存储空间C、扩大外存储器的存储空间 D、提高外存储器的存取速度8、（D）用来保存当前正在执行的一条指令。A、缓冲寄存器 B、地址寄存器C、程序计数器 D、指令寄存器计算题：重中之重：Cache的相关运算1） Cache的命中率H=Nc/Nc+Nm2） Cache/主存系统的平均访问时间ta=h*tc+（1-h）*tm3） Cache/主存系统的访问效率e=tc/ta=1/(r+(1-r)h)用往年的题目来说明：1、 CPU执行一段程
11、序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。已知cache存取周期是40ns,主存存取周期为160ns。求1）和3）解答：H=Nc/(Nc+Nm)=5000/5000+200=96.15%r=tm/tc=160/40=4e=tc/ta=1/r+(1-r)h=1/4+(1-4)*96.15%=89.6%2、 假设CPU执行某段程序时，共访问Cache2000次，访问主存50次。已知Cache的存取周期为50ns，主存的存取周期为200ns。求1）、2）、3）。解答：H=2000/2050=97.5%r=200/50=4e=1/(4-3*97.5)=93.02%ta=
12、tc/e=53.753、 某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在一个程序执行期间，CPU共访问内存3500次，其中340次访问主存，求（1）（2）（3）尝试着写，答案在本手册的最后。第四章：涵盖的分值大概在10分，分布在选择题较多。选择题部分：1、 零地址指令可选的寻址方式是（C）。A、立即寻址 B、基址寻址C、堆栈寻址 D、寄存器寻址2、 为了减少指令中的地址数，可以采用（B）。A、直接寻址 B、隐含寻址C、相对寻址 D、变址寻址3、指令系统中采用不同寻址方式的目的主要是（） A、实现存贮程序和程序控制 B、缩短指令长度、
13、扩大寻址空间、提高编程灵活性C、可以直接访问外存 D、提供扩展操作码的可能并降低指令译码难度4、寄存器间接寻址方式中，操作数处在（C）。A、通用寄存器 B、堆栈C、主存储器 D、程序计数器5、从以下有关RISC的描述中，选择正确答案（C） A、采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。 B、为了实现兼容，新设计得RISC，是从原来CISC系统的指令系统中挑选一部分实现的。C、RISC的主要目标之一是减少指令的执行周期数。 D、RISC没有乘，除法指令和浮点运算指令。简答题部分：1、 已知计算机指令字长为16位，格式如下，试分析指令格式及寻址方式特点：15 10 7 4 3 0OP 源寄存器 变址寄存器 位移量（16位）1） 操作码OP
