《《数字电子基础知识与技能》复习题》由会员分享，可在线阅读，更多相关《《数字电子基础知识与技能》复习题（3页珍藏版）》请在金锄头文库上搜索。
1、数字电子基础知识与技能复习题简答：l 什么是模拟信号和数字信号？数字信号相比于模拟信号的优点有哪些？（抗干扰能力强、处理方式灵活）l 一个N进制正数，要得到乘以N和除以N的结果，最便捷的运算方法是什么？（小数点的移动）l 什么是组合逻辑电路的真值表？（输入信号的全部组合对应逻辑运算的结果的列表）l 施密特触发器的特点和主要用途是什么（用途：1脉冲整形，缓变波形变陡峭；2去掉波形上的干扰信号。特点：1延迟触发，2 高和低两个门限阈值）l 单稳态触发器特点？（1一个稳态，一个暂稳态 2 输出只与电路本身参数有关，和输入脉冲的幅度及宽度无关）l 看门狗电路工作原理是什么？l 写出全部四位二进制无符号
2、数和有符号数（补码数制），并指明其数值l 画出模数变换中的取样-保持电路原理图l 如何用高速时钟信号检测一个信号的上升边沿？（信号与其延迟版本相异或，并判断信号是否是高电平。异或结果为1并且信号为1，则检测到信号的上升跳变）l 模数转换器的分辨率是什么意思? 如果模数转换器的最大输入信号电压是10V，输出为10位二进制数，这个模数转换器的分辨率是多少？l 数字脉冲信号波形有哪几个指标？l 一个数字脉冲信号系统，高电平是5V，低电平是0V，电平阈值是1.5V的话，高低电平的噪声容限都是多少？l N位二进制正整数，其模是多少？是多少位的数？（2N。是N+1位数）l M位整数、N位小数的二进制数共有
3、多少个？（2（M+N）个）l 将十进制数35.75转换成二进制数，说明整数部分和小数部分各采取什么运算方法；再通过得到的二进制数，将原数转换成十六进制数l 将十进制数75.25转换成二进制数，说明整数部分和小数部分各采取什么运算方法；再通过得到的二进制数，将原数转换成八进制数l 符号扩展的目的是什么？具体做法？证明其合理性。（目的：避免溢出。做法：前面填符号位；合理性：正数前面填0，合理。负数前面填1，参照正数前面填0后取补运算的过程，可知其合理）l 补码数制中求一个二进制数的补码时的“取反加1”操作，其依据的原理是什么？（模-1-a+1，（模-1-a）即取a的反）l 数字电路里常说到的“三态
4、”是指哪三态？三态电路的应用目的是什么？l 数字电路里常说的“高有效”“低有效”“使能”都是什么意思？判断正误：l 所有的复杂组合逻辑都可表述为与、或、非三种基本逻辑运算的组合（对）l 真值表相同的两个组合逻辑电路是功能等效的，电路的具体实现方式可以不同（对）l 组合逻辑电路的输出取决于当前时刻的输入和过去时刻的电路的输出（）l 同步时序电路就是所有的边沿触发器都用同一个时钟，都在上升沿或者下降沿触发（对）l N个输入信号的译码器有最多有2N个输出（对）l D触发器的D是data（数据）的意思（错。D是delay-延迟的意思）l 触发器是具有记忆功能的数字电路元件，输入满足一定条件时触发输出变
5、化，否则触发器输出状态保持不变（对）l 移位寄存器就是D边沿触发器的级联，能实现数据延迟的功能，移位寄存器的时钟信号CP用的是同一个时钟信号，能实现二进制数乘以2或者除以2的功能（对）l 只有ROM、RAM等存储器件才能存储数据，D边沿触发器是不能寄存数据的（错）l 组成七段显示译码器的共阳极发光二级管是输入为高电平亮，低电平灭（错）l 要用七段显示译码器显示一个字节（8位）二进制数，需要三个七段显示译码器（对）l 数字电子计算机能够直接处理模拟信号和数字信号（错）l 数字脉冲信号的占空比定义是在一个符号周期内，高电平和低电平的持续时间的比值（错）l 数字信号相比模拟信号来说抗干扰能力强，因为
6、它可以整形、再生。数字信号无误差接收的两大关键是在正确的时刻接收到正确的波形（对）l 同或运算又叫模2加（错）l 数字逻辑运算中的晶体管和场效应管工作在开关状态而不是放大状态（对）l Nmos管是输入低电平截止，高电平导通；pmos管是输入高电平截止，低电平导通（对）l 八选一数据选择器的选择控制信号需要三根（对）l 同步时序逻辑电路中，D触发器的Q端到D端的组合逻辑反馈电路的最大延迟决定着时序电路的最高工作时钟频率（对）l 同步时序电路中，D触发器的Q端的值就是现态；其D端的输入就是次态（对）l 对ROM和RAM类存储器而言，想访问128个地址，需要有8跟地址线（错）l 有符号数的符号扩展是
7、直接在数的前面填上符号位，正数填0，负数填1（对）l 多谐振荡器工作中没有稳定状态，是无稳态电路（对）l 对补码数制的有符号数来说，对该数进行求补运算就等于该数乘以-1，但要先经过一位符号扩展（对）l ROM的逻辑实现原理和数据选择器是一样的，不同的只是ROM的输入数据是定死的（对）l FPGA是用RAM查找表方式实现组合逻辑的（对）推导证明：l 写出二选一数据选择器的逻辑表达式，输入为a，b，选择控制信号为sel，输出为y。尝试用四个与非门实现之l 做二-四译码器真值表，并且写出其逻辑表达式，并文字或者图示说明如何用二四译码器组成四选一选择器l 从真值表的结果0和结果1入手。写出与门的两种逻
8、辑表达式，并尝试用卡诺图法做必要的化简l 从真值表的结果0和结果1入手。写出或非门的两种逻辑表达式。并尝试用卡诺图做必要的化简l 做一位全加器的真值表，根据真值表写出原始逻辑表达式，再根据公式法或者卡诺图法尝试化简之l 画出用三极管实现非门的电路示意图l 给定时钟CP信号，为周期性方波，现在想要得到时钟CP信号的二分频和十六分频信号，拟用计数器实现，请问需要几个D触发器，该怎么做？l 用D触发器和必要的组合逻辑，画出10进制加1计数器的实现电路图，计数范围09l 给定D边沿触发器输入信号和时钟信号的波形，画出输出Q端的波形l 尝试用一个存储单元数为8，字长为4的ROM存储器实现三输入与门、三输
9、入或门、三输入异或门、三输入同或门，画出具体实现示意图并做说明l 二进制补码加减运算的法则是什么？设a，b都是二进制有符号整数，试证明a-b在a，b的各种情形下（正负，绝对值大小），补码运算规则成立l 将8位二进制无符号数10011101用移位加3算法转为BCD码，每一步详细说明l 画出三位双向移位寄存器的电路图，其中sel是输入选择控制信号，控制移位寄存器的移位方向l 已知J-K边沿触发器的状态方程，试用D触发器加必要的组合逻辑实现J-K触发器的功能，画出电路图l 用三个计数器来做电子时钟的时、分、秒针，各自需要几个D触发器，假设触发器工作时钟是32HZ，请问如何用计数器级联法实现这个电子时钟的控制逻辑。文字说明各个计数器如何动作？l 计算有符号数乘法1100x0101和1100x1011，写出每一步计算过程，并说明乘数为正和为负时。乘法有什么不同？原理何在？l 二进制减1计数器电路图绘制l 无符号数比较器、有符号数比较器电路图绘制l Y=(a=b)? a:b大数输出算法的数字逻辑实现
