电子技术综合设计报告数字钟设计毕业设计1

上传人:夏** 文档编号:466644906 上传时间:2023-05-20 格式:DOC 页数:33 大小:720.50KB
返回 下载 相关 举报
电子技术综合设计报告数字钟设计毕业设计1_第1页
第1页 / 共33页
电子技术综合设计报告数字钟设计毕业设计1_第2页
第2页 / 共33页
电子技术综合设计报告数字钟设计毕业设计1_第3页
第3页 / 共33页
电子技术综合设计报告数字钟设计毕业设计1_第4页
第4页 / 共33页
电子技术综合设计报告数字钟设计毕业设计1_第5页
第5页 / 共33页
点击查看更多>>
资源描述

《电子技术综合设计报告数字钟设计毕业设计1》由会员分享,可在线阅读,更多相关《电子技术综合设计报告数字钟设计毕业设计1(33页珍藏版)》请在金锄头文库上搜索。

1、设计专题: 电子技术综合设计设计题目:多功能数字钟设计内容和要求:1. 主要内容: 用 CC4518双四位BCD同步加计数器设计60秒、60分、24小时归0的计数电路 用CC4511 七段译码驱动/锁存器及LG5011AH共阴数码管设计译码及显示电路(数码管需加限流电阻) 用555设计CP脉冲源 (f=1KH) 具有系统校准功能2. 整体电路原理图60秒、60分、24小时- 计数、译码、显示电路(用8K白纸手工画图)3. EWB仿真图60秒、60分、24小时- 计数、译码、显示电路(计算机打印)4. 设计原理图用PROTEL99设计原理图(计算机打印)5. 设计PCB版图用PROTEL99设计

2、PCB板图(计算机打印)6. 功能扩展要求设计:定点报时功能 12小时归1计数电路指导教师签字: 年 月 日摘 要本次电子技术综合设计实验是对前期所学的“模拟电子技术”和“数字电子技术”知识的综合应用,充分结合了组合电路和时序电路设计多功能数字钟。完成在能够正常进行时、分、秒计数的基础上加入定时和12归1的功能。我们首先从系统方案设计论证开始,先后用EWB完成数字钟的仿真设计,实现了用NE555定时器组成的无稳态电路产生频率为1Hz的脉冲,用CC4518计数器实现了24、60进制的计数功能电路,然后用 CC4511译码器与数码管等实现了计数显示;最终结合门电路完成了计数与校准的主板功能。在扩展

3、板部分,有闹钟时间设置、闹钟开/关报时等功能。通过8D锁存器74LS273将所要定时的脉冲信号锁存,当此脉冲到来时,通过同或门74LS266的比较,最终送入与门74LS21,若输入为高电平,打开闹铃功能,否则,闹铃功能为关。然后用Altium Designer 09根据EWB中已经画好的仿真图进行相应的原理图绘制,在完成封装及检查无误后生成PCB板,完成整个电路硬件方面的设计工作。最后进行硬件的焊接。先焊接具有显示、计时、校时功能的主板,之后焊接具有定点报时的扩展板,最终将主板与扩展板进行连接调试结束本次的电子综合设计实验。 关键词:NE555脉冲 CC4518计数器 CC4511译码器 锁存

4、器 目 录1 数字钟的基本组成及工作原理41.1数字钟的构成41.2 数字钟的工作原理42 数字钟的设计与制作52.1 系统方案选择与论证52.2 设计步骤与方法52.2.1 NE555脉冲电路产生62.2.2 计数器电路82.2.3 译码显示电路102.2.4 校时电路142.2.5 振荡器142.2.6 整流部分电路172.3 数字钟仿真图182.3.1 数字钟电路原理图(见附录7)182.3.2 系统整体仿真图(见附录2)182.3.3 PCB板图183 数字钟的扩展功能193.1 定点报时193.2 12归1204 数字钟的焊接及注意事项214.1 焊接元件清单(见附录1)224.2实

5、际焊接的印刷电路板元件分布图(见附录6)224.3 焊接注意事项225 系统软、硬件调试235.1 系统软件和硬件调试过程中遇到的问题235.2系统软件和硬件调试过程中遇到的问题的分析235.3系统软件和硬件调试过程中遇到的问题的解决236 总结及体会247 参考文献258 附录261 数字钟的基本组成及工作原理为将所学数字电子技术的相关理论与动手实践相结合,本次综合设计独立完成了数字钟一系列设计与焊接工作。与机械式时钟相比,数字钟具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。1.1数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。为了

6、更加贴近于生活,方便使用。一方面,我们设计了校准电路,解决了当时钟出现错误时,能够对其进行调整完成正常的计数;另一方面,加入了一定的扩展功能,实现了定点报时。数字钟的一般构成框图如下(图1)。 图1 数字钟构成图1.2 数字钟的工作原理1) 秒脉冲信号发生器利用NE555多谐振荡器通过调整参数,完成了f=1Hz的秒脉冲信号的产生。2) 时间计数器电路时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,时个位和时十位计数器为24进制计数器。结合CC4518芯片实现计数清零的功能。3) 译码、显示电

7、路计数器实现了对时间的累计以8421BCD码形式输出,为了将计数器输出8421BCD码显示出来,需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流,一般这种译码器通常称为7段译码显示驱动器。常用的7段译码显示驱动器有CC4511。4) 校时电源电路当重新接通电源或时钟出现误差时都需要对时间进行校正。通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可。5) 定点报时电路一般时钟都具备着定点报时的电路功能,即当时钟走到所设定的时间时,会自动报时。2 数字钟的设计

8、与制作2.1 系统方案选择与论证 1、脉冲电路选择与论证 方案一:采用RC振荡电路,在通过整形电路产生所需的秒脉冲信号; 方案二:使用计时IC芯片NE555,搭建多谐振荡器产生所需的秒脉冲信号。 由于RC震荡电路不稳定,且不能精确产生所需秒脉冲,而NE555只需简单的电阻器、电容器就可以搭建出所需电路,而且它的计时精确度高,温度稳定度佳,且价格便宜,所以我们采用方案二。 2、计数器电路选择与论证 方案一:采用74LS290十进制异步清零、异步置位芯片; 方案二:采用CC4518十进制异步清零芯片。 由于CC4518是双集成BCD计数,使用它既节约成本又使线路简单,所以我采用CC4518设计计数

9、电路。 3、译码显示电路选择与论证 方案一:采用74LS48四线七段译码器/驱动器; 方案二:采用CC4511 四线七段锁存译码器/驱动器。 由于CC4511是COMS 芯片具有低功耗,电压范围宽等优点,所以我采用方案二。2.2 设计步骤与方法2.2.1 NE555脉冲电路产生用NE555多谐振荡器产生所需的秒脉冲信号,f=1Hz。1、 芯片介绍管脚图(图2)以及引脚功能表(表1)。 表1引出端功能符号说明符号功能符号功能低触发端阀值端输出放电端复位控制电压图2 管脚图 1 2. 3. 4. 5. 6. 7. 8. VCC2、NE555构成多谐振荡器多谐振荡器工作原理: VCC通过R1、R2向

10、C充电,在电容充电VC :0vVCC 1/3 之间,Vo 输出1。 VCC通过R1、R2继续向C充电,在电容充电VC :VCC/3-2VCC/3之 间,Vo 保持 1 不变。 当VC2VCC /3时,Vo由1翻转为0 。T 导通,电容C 经R2、T放电。 电容通过R2和三极管T继续放电,在电容放电VC :VCC2/3-VCC/3之 间,Vo 保持 0 不变。 当Vc降至VCC /3时,使得Vo回到 1 ,截止电容,C 再充电。 进入循环 .原理图见图3VccvoRD+-84562713RRRRbQQC1C2TR1CR2图3 多谐振荡电路原理图NE555构成多谐振荡器电路图见图4图4 NE555

11、多谐振荡器电路图相关参数计算:f=1HZ R1=285K R2=500K C1=0.01F C2=1F tw1=0.5495s tw2= 0.35s T=1s多谐振荡器中各参数的计算:电容充电时间tw1=0.7*(R1+R2)*C电容放电时间tw1=0.7*R2*C脉冲周期T=tw1+tw2=0.7*(R1+2R2)*C频率f=1/T=1.43/(R1+2R2)*C占空比q=tw1/T=(R1+R2)/(R1+2R2)3、 波形的记录(见图5)图5 波形图从波形图中可知,多谐振荡器的特点是:(1)不需外触发的自激振荡器; (2)无稳定状态,均为暂稳态; (3)矩形波中含有丰富的高次谐波,习惯称

12、多谐振荡器。2.2.2 计数器电路用CC4518构成60进制和24进制计数器,然后进行级联组成秒、分、小时计数。1、 认识芯片管脚图(图6)以及引脚功能表(表2)。 表2 CC4518功能表CL (CP0)EN (CP1)R功 能10加计数00加计数0不 变0不 变00不 变10不 变1Q3Q0=0图6 CC4518管脚图2、芯片功能介绍CC4518为双BCD加计数器,该器件由两个相同的同步4级计数器组成。计数器为D触发器。具有内部可交换CP和EN线,用于在始终上升沿或下降沿加计数。在单个单元运算中,EN输入保持高电平,且在CP上升沿进位。CR为高电平时,计数清零。计数器在脉动模式可级联,通过

13、将Q3链接至下一计数器的EN输入端实现级联。同时后者的CP输入保持低电平。3、用CC4518构成60进制、24进制计数单元电路1)60进制计数电路(图7)图7 60进制计数电路2)60进制计数电路工作原理根据CC4518的芯片功能,当CLK端接低电平时EN端为下降沿加计数。个位向十位的进位脉冲,利用Q3的下降沿,接EN端。每当个位计满9后就使高片计1从而完成计数。要完成60进制,只需十位计数到0110,即Q1、Q2接与门再对十位进行清零即可。3)24进制计数电路(图8)图8 24进制计数电路4)24进制计数电路工作原理24进制计数电路工作原理与60进制计数电路工作原理基本思想相同都是利用CLK端接低电平时EN端为下降沿加计数。个位向十位的进位脉冲,利用Q3的下降沿,接EN端。每当个位计满1001B后就使高片计1完成计数。不同之处在于此电路是计数到24。此时的清零工作分别要牵扯到十位和个位(0010 0100)利用个位的Q2和十位的Q1经过一个与门同时对两片CC4518芯片同时清零。完成24进制的计数。2.2.3

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 商业/管理/HR > 销售管理

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号