《吉林工程技术师范学院电子线路综合设计报告》由会员分享，可在线阅读，更多相关《吉林工程技术师范学院电子线路综合设计报告（26页珍藏版）》请在金锄头文库上搜索。
1、电子线路综合设计报告题目：多彩灯的设计系 另寸信息工程学院专业班级学生姓名指导教师提交日期 20 年 月 日摘要近年来随着科技的飞速发展，单片机的应用正在不断地走向深入，同时带动传统控 制检测日新月益更新。在实时检测和自动控制的单片机应用系统中，单片机往往是作为 一个核心部件来使用，仅单片机方面知识是不够的，还应根据具体硬件结构，以及具体 应用对象特点，再与软件相结合，并加以完善。流水灯是当前LED显示屏的最基本的控制形式。本文主要介绍了基于单片机的多彩 灯的循环点亮设计，从系统的硬件电路入手，介绍单片机内部结构，以及单片机最小系 统的电路组成，然后对单片机所执行的程序进行简单介绍，以及利用p
2、rotus进行软件进行软件程序与硬件电路相结合的仿真。关键字：单片机，程序设计，protus仿真#一、整体结构设计思路 11.1整体设计思路 11.2设计目的. .11.3设计要求 .1二、设计内容 .22.1硬件总体设计 .22.1.1 设计思想.22.1.2元件清单.2三、硬件设计.33.1 AT89C51单片机的硬件结构 .33.1.1 主要特征.33.1.2 主要引脚功能 .43.1.3外部总线结构 .53.1.4震荡特性.63.1.5芯片擦除.63.2硬件电路设计.63.2.1 振荡电路 .63.2.2 LED 电路显示.83.2.3复位电路.9四、软件设计 104.1程序流程图 .
3、104.2主程序设计 104.3延时子程序设计 .11五、使用protus软件仿真说明 .125.1 Protus的介绍 125.2 Protus的特点 125.3 Protus的使用方法125.4电路原理图的设计方法 .13#5.5仿真过程 .14六、课程设计的心得体会 .15参考文献 .16附录一 .17附录二19iii第1章整体结构设计思路第一章、整体结构设计思路1.1整体设计思路1. 根据设计要求，选择AT89C51单片机为核心控制器件。2. 在protus上进行硬件电路的设计。3. 在keil上进行软件部分的编程。1.2设计目的流水灯，可以更简单、方便的使用。通过本课程设计使学生进一
4、步巩固单片机原理 及应用的基本概念、基本理论，分析问题的基本方法，增强系统地运用已学的理论知识 解决实际问题的能力和查阅资料的能力。培养一定的自学能力和独立分析问题、解决问 题的能力，能通过独立思考、查阅工具书、参考文献，寻找解决方案。1.3设计要求设计流水灯的基本要求：设计一个流水灯，应用AT89C51电路开启后led在时钟信号作用下按一定规律转换状态。#第2章设计内容第二章、设计内容2.1硬件总体设计2.1.1设计思想整个系统工作由软件程序控制运行，上电后将自动执行编写的好的程序。基于AT89C5仲片机的彩灯控制方案，实现对 LED彩灯的控制。本方案以AT89C51单片机作 为主控核心，与
5、驱动等模块组成核心主控制模块。在主控模块上设有晶振电路和13个LED显示二极管，根据需要编写若干种亮灯模式，根据各种亮灯时间的不同需要，在不 同时刻输出灯亮或灯灭的控制信号。2.1.2元件清单元件清单如图2-1所示名称型号5mm白发红霎状LED6射1防用板15皿n白发暖霁状LED6STC89C51单片机15mm白发绿霁状LED640脚IC座1晶振110K电阻110uf电解电容12. 2k电阻1130uf电容2470R电阻5自锁开关1lk电阻16DC电源接口15iran白发兰霎状LED6导线若干5阿白发白霎状LED6焊锡若干5叭白发黄霎状LED6USB电源线1图2-1元件清单#第3章硬件设计#第
6、3章硬件设计第三章、硬件设计3.1 AT89C51单片机的硬件结构由图3-1可以看出，单片机内部主要包含下列几个部件：一个8位CPU一个时钟电路；4Kbyte程序存储器；128byte数据存储器； 两个16位定时/计数器；64Kbyte扩展总线控制电路；四个8-bit并行I/O端口；一个可编程串行接口；五个中断源，其中包括两个优先级嵌套中断。外部中断P2 P3I外部计 J数脉伸ALE P SEN PP1图3-1 AT89C51硬件结构框图3.1.1 主要特性AT89C51是一种低功耗/低电压、高性能的八位CMO单片机，片内有一个4KB的FLASH 可编程可擦除只读存储器（FPEROMFIash
7、 Programmable and Erasable Read OnlyMemory，它采用了 CMO工艺和ATME公司的高密度非易失性存储器技术，而且其输出 引脚和指令系统都与 MS 51兼容。片内置通用8位中央处理器（CPU和FLASH存储 单兀，片内的存储器允许在系统内改编程序或用常规的非易失性存储器编程。因此， AT89C51是一种功能强、灵活性高且价格合理的单片机，可方便的应用于各种控制领域。 3.1.2主要引脚功能如图3-2所示1. 电源引脚Vcc和VssVcc：电源端，接+ 5V。Vss：接地端。通常在Vcc和Vss引脚之间接0.1卩高频滤波电容。2. 时钟电路引脚XTAL1和
8、XTAL2XTAL1:接外部晶振和微调电容的一端，在片内它是振荡器倒相放大器的输入 若使用外部TTL时钟时，该引脚必须接地。XTAL2接外部晶振和微调电容的另一端，在片内它是振荡器倒相放大器的输出， 若使用外部TTL时钟时，该引脚为外部时钟的输入端。3. 地址锁存允许ALE在系统扩展时，ALE用于控制地址锁存器锁存 P0 口输出的低8位地址，从而实 现数据与低位地址的复用。当单片机上电正常工作后， ALE端就周期性地以时钟频 率的1/6的固定频率向外输出正脉冲信号，ALE的负载能力为8个LSTTL器件。4. 外部程序存储器读选通信号巴13巴13是读外部程序存储器的选通信号，低电平有效。CPU从
9、外部存储器取指令 时，它在每个机器周期中两次有效。5. 程序存储器地址允许输入端 H /Vpp当匕 为高电平时，CPU执行片内程序存储器指令，但当 PC中的值超过0FFFH 时，将自动转向执行片外程序存储器指令。当U 为低电平时，CPU只执行片外程序存储器指令。对于8031，由于其无片内ROM故丛 必须接低电平。6. 复位信号RST该信号高电平有效，在输入端保持两个机器周期的高电平后，就可以完成复位 操作。此外，该引脚还有掉电保护功能，若在该端接+ 5V备用电源，在使用中若Vcc 掉电，可保护片内RAM中信息不丢失。7. 输入/输出口引脚R、R、P2和P3P0 口（ P0.0P0.7）:该端口
10、为漏极开路的8位准双向口，负载能力位8高LSTTL 负载，它为8位地址线和8位数据线的复用端口。P1 口（ P1.0P1.7）:它是一个内部带上拉电阻的 8位准双向I/O 口，P1 口的 驱动能力为4个LSTTL负载。P2 口（ P2.0P2.7）:它为一个内部带上拉电阻的 8位准双向I/O 口，P2 口的驱动能力也为4个LSTTL负载。在访问外部程序存储器时，它作存储器的高8位地址线。P3 口（ P3.0P3.7 ）: P3 口同样是内部带上拉电阻的 8位准双向I/O 口，P3 口除了 作为一般的I/O 口使用之外，其还具有特殊功能。匚 匚 匚匚 匚 匚 匚.01.2.34.5.6.7PPP
11、PPP卩PRSJl7VPD 匚 RXD/P3.0 匚 TXD/P3.1 匚 TNT0/P3 2 匚 TNT1/P3 3 匚I0/P3.4 匚JJ/P3.5 匚WR/P3.6 匚RD/P3.7 匚XrlAL2 匚X1AL1 匚GND匚234567 思 910111213141516171819204039383736353433323130292327262524232221 Vcc PO.OZAD0 P0.1/AD1Zl P0.2/AD2 PO.3/AD3 P0 4/AD4 P0-5/A D5 P0.6/AC16=1 P0.7/AD7 EA/Vpp A.L 曰 PKOG=1 PSENZl P2
12、.7/A15 P2.6/A14Zl P2.5/AI3 P2.4/AI2 P2.3/AI IZl P2.2/AW P2.1/A9 P2.0/A8图3-2单片机引脚图3.1.3外部总线结构所谓总线，就是连接单片机与各外部器件的一组公共的信号线。当系统要求扩展时， 单片机要与一定数量的外部器件和外围设备连接。如果各部件及每一种外围设备都分别 用各自的一组线路与CPU直接连接，那么连线将会错综复杂，甚至难以实现。为了简化 硬件电路的设计和系统结构，常用一组线路，并配以适当的接口电路来与各个外部器件 和外围设备连接，这组共用的连接线路就是总线。采用总线结构便于扩展外部器件和外 围设备，而统一的总线标准则
13、使不同设备间的互连更容易实现。利用片外引脚可以构造 MCS-51系列单片机的三总线结构。单片机的引脚除了电源 端VCC接地端VSS复位端RST晶振接入端XTAL1和XTAL2通用I/O 口的P1.0P1.7 以外，其余的引脚都是为实现系统扩展而设置的。用这些引脚构造的单片机系统的三总 线结构如图3-2所示。P2P(lMCS-51贰片机AI.EPSENWRrd-控引总线图3-2 MCS-51系列单片机片外三总线结构（1） 地址总线（Address Bus, AB： MCS-51系列单片机总共有16根地址线A15A0, 片外存储器可寻址范围达64K（ 216=65536字节），由P2 口直接提供高
14、8位地址A15A8, P0 口经地址锁存器提供低8位地址A7 A0。（2）数据总线（Data Bus，DB ： MCS-51系列单片机总共有8根数据线D7D0全 由P0 口提供。由于P0 口是分时复用总线，分时输送低8位地址（通过地址锁存器锁存） 和高8位数据信息。（3）控制总线（Control Bus,CB：控制总线由P3 口的第二功能 WR （P3.6）、RD （P3.7） 和3根独立的控制线EA、ALE PSEN组成。3.1.4震荡特性XTAL1和 XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振 荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度3.1.5芯片擦除AT89C51设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选 的掉电模式。在闲置模式下，CPU停止工作。但RAM定时器，计数器，串口和中断系 统仍在工作。在掉电模
