《Spartan-3E开发板用户说明》由会员分享，可在线阅读，更多相关《Spartan-3E开发板用户说明（23页珍藏版）》请在金锄头文库上搜索。
1、附录：Sparta n-3E开发板用户说明：J M ! ! t !图1Spartan-3E多用途EDA实验开发平台（以下简称S3E实验平台），如图1所示，核心器 件为XILINX公司的Spartan-3E器件XC3S500E，逻辑容量为50万门。Spartan-3E借助 于低成本的CPL, 90nm工艺，满足了对大批量、I/O为核心的可编程逻辑解决方案的行业 需求，是业界成本最低、性能最好的FPGA之一。S3E实验平台在FPGA周围提供了丰富的资源，包括串口、PS/2接口、VGA接口、以太网接口、 LED、LCD液晶显示、拨码旋钮开关和按钮、 EPROM、A/D、D/A转换、电源、 时钟等。S
2、3E的用户可以在 PC机上通过 USB JTAG电缆对FPGA进行配置，也可以通过 SPI FLASH 和 NOR FLASH 来配置。1、S3E实验平台性能与特点 XILINX XC3S500E Spartan-3E FPGA :提供了最多 232 个 I/O 引脚和 10000 个逻辑单元。 XILINX 4Mbit Flash 配置 PROM。 XILINX XC2C64A CooIRunner 系列CPLD :提供用户使用或辅助 FPGA配置。 64MByte、16 位数据宽度、100MHz 的 DDR SDRAM 接口。 16MByte并行INTEL公司的 NOR FLASH :可存
3、储FPGA配置信息或 MicroBlaze指令 序列。 16Mbits ST半导体的SPI串行FLASH :可存储FPGA配置信息或 MicroBlaze指令序列。 2行，每行可显示16个字符的LCD :用来显示FPGA输出信息。 PS/2接口：用来外联键盘或鼠标，扩展输入设备 VGA 接口：可显示 64 种颜色。 10/100M 以太网接口：提供了以太网物理层接口，便于 MAC 层 IP 的验证。 两个标准 RS232 接口：可方便连接 PC 和其他工业设备进行数据传输。 USB 的下载接口配置接口。 板载 50MHz 晶体振荡器。 4 输出基于 SPI 接口的数模转换器。 2 输入基于 S
4、PI 接口、带可编程增益放大的模数转换器。 ChipScope 在线调试接口：可提供在线调试信号功能。 4 个拨码开关、 1 个旋钮、 4 个按键：可作为通用逻辑输入。 8 盏 LED ：可用来显示 FPGA 的输出信息。 提供 8 脚 DIP 封装的辅助时钟输入 提供了标准外扩接口，供用户灵活添加使用。2、 可编程逻辑模块 XC3S500E FPGASpartan? -3E FPGA 是数字视频、工业、医疗、通信与数字消费类电子应用中的大容 量、以门电路为核心的可编程逻辑设计的理想选择。这些 90nm 工艺器件实现了业界最低 的单位逻辑成本满足了对大批量、 I/O 为核心的可编程逻辑解决方案
5、的行业需求。 Spartan? -3E FPGA 提供： 具有在不同密度器件间移植特性的66 到 376 个 I/O 高达 684K 的 block RAM 和高达 231K 的分布式 RAM 多达 36 个用于高性能 DSP 应用的嵌入式 18x18 乘法器 多达 8 个数字时钟管理器，去除了分立 DLL/PLL 与移位寄存器支持具有最低成本的配置解决方案，包括Xilinx Platform Flash 和商用串行（SPI）与并行 flash 存储器 支持 18 个通用单端和差分 I/O 标准， 包括 PCI 64/66、 PCI-X ?、 mini-LVDS 和 RSDS 易于实现的 DD
6、R 存储器接口 PCI 64/66 兼容与 PCI-X 兼容性XC3S500E将大量的可编程逻辑、知识产权（IP）核、高级时钟电路和嵌入式存储器与 多种快速互连结构整合在一起。其具有 50 万门规模， 10000 个可配置的逻辑单元， 232 个 I/O 引脚， 4个 DCM 数字时钟管理模块， 360 个 Block RAM ， 73Kb 的分布式 RAM 。3、 按键、开关、旋钮S3E 实验平台提供了 4 个按键、 4 个拨码开关和 1 个旋钮，它们分别连接到了 FPGA 的 I/O 口上。（ 1 ）按键按键位于开发板的左下脚，标识名为BTN_NORTH 、 BTN_EAST 、 BTN_
7、SOUTH 、BTN_WEST ，如图 2 所示。当不按时为低电平，按下为高电平。Rotary Push Button SwllchROT_AROT_BBT N_NORTHROT_C ENTER(2 )拨码开关拨码开关位于开发板的右下角，标识名为 关。开关拨下为低电平，拨上为高电平。图2SW0SW3，如图3所示。SW0为最右边开图3(3)旋钮旋钮位于开发板左下角，在四个按钮中间，如图2所示。旋钮有三个输出，分别为中轴顺逆时针旋转译码信号 ROT_A、ROT_B以及中轴按钮信号 ROT_CENTER。当中轴按下时，ROT_CENTER输出为高电平，当未按下，输出为低电平。ROT_A、ROT_B默
8、认为高电平(带内部上拉)，如图4所示。当旋钮静止时，ROT_A、ROT_B为初始时所处的状态。当旋钮向右转动时，ROT_A先变为0,此时ROT_B还为1,当继续转动时，ROT_B为0,之后ROT_A又变为1,如图5所示。当旋钮向左转动时，反 之亦然。FPGA Vcco图4Retail nq RIGHTRising OTAwhenBi& Ltwincfcales RIGHT (dockwise) notationSwitch opening chatter on ir0cls 甸關-cllcka to lh& RIGHTniinin-IIIUU_、Switch cla&lng 亡hatter o
9、n/B*-_、injects fell歸clicksto iha LEFTfB rising dgg Mwi 为T is Low)图5表1为输入逻辑对应的管脚分配。表1标识名FPGA引脚BTN NORTHV4BTN EASTH13BTN SOUTHK17BTN WESTD18SW0L13SW1L14SW2H18SW3N17ROT AK18ROT BG18ROT CENTERV164、LED显示S3E实验平台共有 8个LED显示灯，用于逻辑显示。LED位于开发板右下脚，拨码开关的上面，如图3所示。其标识为LED0LED7 , LED0于最右边。当与LED相连的FPGA管脚为高电平时，LED数码管
10、点亮。 表2为LED显示部分的管脚列表。表2标识名FPGA引脚LED0F12LED1E12LED2E11LED3F11LED4C11LED5D11LED6E9LED7F95、全局时钟输入Bank 0, Oscillator VoltageControlted by Jumper JP98-Pin DIP Oscillator SocketCLK_AUX时钟输入模块位于 Spartan3E开发板的LOGO旁。如图6所示。晶体振荡器为 FPGA提 供时钟信号。SMA Connector CLK_SMAOn-Board 50 MHz OscillatorCLK 50MHzS3E实验平台共有3种时钟源
11、。分别是 50MHz有源晶振CLK_50MHz、外接8脚DIP 封装晶振 CLK_AUX 和SMA接口的外加时钟源 CLK_SMA 。每一种时钟输入都和 FPGA BANK0的全局时钟直接相连，其中CLK_SMA也可以用来 进行时钟频率的输出。JP9控制着BANK0 I/O引脚的输入输出参考电压。默认时，选择3.3V。若选择2.5V，因实验平台中的晶振是 3.3V的器件，故不能够正常工作。表3是全局时钟的管脚分配列表。表3标识名FPGA引脚CLK_50MHzC9CLK AUXB8CLK SMAA106、LCD 接口S3E实验平台提供了一个 2行、每行可显示16个字符的液晶显示器。FPGA控制着
12、4bit LCD的数据接口，如图7所示。SF_D11:8为双向LCD数据DB4DB7。 LCD_E为读写使能，LCD_E = 0时，读写操 作无效，LCD_E=1时，读写正常。LCD_RS为寄存器选择信号，LCD_RS=1时，FPGA读 写LCD数据，LCD_RS = 0时，FPGA对LCD进行写指令操作。LCD_RW 为读写控制信号， LCD_RW=1时，FPGA读出LCD数据，否则 LCD接收FPGA的数据。为了减少引脚开支，LCD 4bit数据线和Intel NOR FLASH 中的数据口的 D11:8复用。当FLASH未选中（即SF_CE0=1）时，FPGA可以任意读写 LCD的数据。
13、当LCD的读操 作失效（即LCD_RW = 0）时，FPGA只能读写FLASH中数据。若FLASH设置成字节（X 8bit）模式（即 SF_BYTE=0 ）时，FPGA能够同时读写 FLASH和LCD中的数据。在字节 模式中，FLASH的D15:8数据无效。Spartan-3E FPGACharacter LCDSF D2(M15)-4IwvDB7SF D 淤严(P17)DB6Four-bit data(R16)SF D 汐DB5卜 interfaceSF D 滋2(R15)-4aDB4JVLCD E 八DB3:0 Unused(M18)ELCD RS(L18)IRSLCD RW(L17)R/
14、WIntel StrataFlashSF CEOD11:8CEO表4为LCD引脚分配列表:表4标识名FPGA引脚SF_D11M15SF D10P17SF D9R16SF D8R15LCD EM18LCD RSL18LCD RWL17S3E实验平台的LCD控制器采用Sitronix公司的ST7066U图形控制器，它的访问操作和三星公司的 S6A0069X、日立公司的 HD44780、SMOS公司的SED1278类似。具体操作请参阅相关手册。7、VGA视频输出接口S3E实验平台配备了一个 DB15标准的VGA输出口，用于 VGA的输出显示。VGA的DB15接口位于实验平台左上角，如图8所示。图8视频输出的原理为通过控制DB1、2、3脚的电平，同时使用 13、14脚来控制列扫描和行扫描，实现 VGA的显示。实验平台最多可显示64种颜色。DB15 接口 1、2、3 的定义为 VGA_RED、VGA_GREEN、VGA_BLUE。列扫描信号为 VGA_HSYNC、行扫描信
