《译码器和解码器》由会员分享，可在线阅读，更多相关《译码器和解码器（74页珍藏版）》请在金锄头文库上搜索。
1、课程代码：00830040第五章标准模块化组合逻辑(2)佟冬Microprocessor R&D Centertongdongmpr c http:/ 多路选择器(Multiplexer)组合电踣（六）2003年3月28日3组合电踣（六）2003年3月28日3AinBinMultiplexerDemultiplexerOSWlSW2AoutBout组合电踣（六）2003年3月28日3KinKoutSinglechannel(a)组合电踣（六）2003年3月28日3组合电踣（六）2003年3月28日3Ain raSingle channel)Boutrr(b)Bin Kin )Aout)Kout
2、组合电踣（六）2003年3月28日34选1多路选择器2003年3月28日42003年3月28日4qD】24-to-lMultiplexerSelection code(a)B A丄Tl1】16(b)2003年3月28日42003年3月28日4012-to-4 DecoderB AD=O44(d)組合电路（六）2003年3月28日416选1组合电踣（六）Input lixiesFustlevelDODIZSI soSelection code(lowerorder bits)1011121314151617IS19no111112IB1141152003年3月28日#74157,111 警 一、
3、OutputVcc Strobe 4ZA 4B 4YhnitsA3A 3B16151413121110Output3Y4A4B4Y3A3B昨utsOutput yz OutputIlDUtSllGND(a)如utsOutputStrobeGSelectSDataYABHxXXLLLLXLLLHXHLHXLLLHXHH(b)1572Y(d)3Y4Y数寧谨辑一一组合电踣（六）2003年3月28日#74157多路选择器应用Source WD7-D0D3-D0I-44 -D7-D44-4Source XD7-D08D3-D048D7-D4D7-D0Destination(a)Source MSourc
4、e NSource O Source PD3-D0D3-D0D3-D0D3-D0数寧谨辑(b)2003年3月28日#多路选择器的应用(1)利用函数的输入作为选择码，实现函数的最小 范式。例：f(x 1 5x25x3)=Sm(05253,5)VCC74151A#01234567000011110011001131 010101(a)D0IQIDOD；IQOQod710110100DODID2D3D4D5D6D7GC B Af(xp x2,切f f Xj X? X3Selection code(b)多路器是电路实现中最常见的电路之一。#多路选择器应用(2)f(ab,c) = ab-bc=abc +
5、 abc + abc + abcDOa b f(a, b, c) MUX InputsDIf(a, b, c)D200cDOc010Dl010cD2c111D31(a)D3a bSelection code#01aab cf(a, b, c)MUX Inputs0 00D0 = 00 11Dl = l1 0aD2 = a1 1aD3 = a(c)(b)DOf(a, b, c)DlD2D3b c Selection code(d)2003年3月28日#多路选择器的应用(3)7(xl?x2?x3?x4)二2(0,1,2,3,4,9,13,14,15)C B AY1xl x2 x3x4ff00 0
6、00 0 001111D0 = l10 0 10 0 101111DI = 120 1 00 1 00110x4D2 = x430 1 10 1 101000D3 = 041 0 01 0 00101x4D4 = x451 0 11 0 101000D5 = 061 1 01 1 00101x4D6 =x471 1 11 1 101111D7 = l(a)创 Lrvo74151A1)JDOD1D2D3D4D5D6D7f(xl, x2, x3, x4)tttxlx2x3Selection code(b)组合电踣(六)2003年3月28日#5.5 多路分配器(Demultiplexer)连接一个输
7、入到多个输出。多路选择器的反函数电路数寧谨辑一一组合电踣(六)2003年3月28日#数寧谨辑一一组合电踣(六)2003年3月28日#InputY1Y2InputSelection code(a)B A Selection code (b)Y0Y3数寧谨辑一一组合电踣(六)2003年3月28日#多路选择器和多路分配器实例xOx8x9xlOxllX12X13xl4X1576匸FV232120191817169-EOei 74150E20741541I X16 linesC3C2ClCOcQ0 1 2 3 4 5 3456789111111 rT eeeeeeeeeeeeeg111314组合电踣（六
8、）Single data chaimel (Q)2 345678901 2 34511 11 11 11 11 11Jaxa=Enluap /JapooacI51 2 cG G D8To1T1314151617xO xl x2 x3 x4 x5 x6 x7 x8 x9 xlO xllX12X13 xl4 X1515212220235 lines2003年3月28日#5.6二进制算术单元半加器(Half-Adder)HAci(a)全加器(Full-Adder)=兀必C_1组合电踣(六)2003年3月28日#组合电踣(六)2003年3月28日#=“ + 兀 c_i + 叽1X巾q巧0000000101010010111010001101101101011111(f)组合电踣(六)2003年3月28日#行波进位加法器(ripple carry adder)n(end carry)行波进位加法器的延迟计算设te =典型逻辑门的传输延迟时间半加器的传输延迟add 彳gate/ = 2 /carry 厶 rgate全加器的传输延迟add 彳gate/ = 2 /carry 厶 rgateD0- 行波进位加法器的传输延迟（-bi!s） add
