《数电课程设计电子时钟》由会员分享，可在线阅读，更多相关《数电课程设计电子时钟（17页珍藏版）》请在金锄头文库上搜索。
1、数字电子钟设计摘要数字钟被广泛用于个人家庭，车站，码头、办公室等公共场所，成为人们日常 生活中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得 数字钟的精度，运用超过老式钟表，而且大大地扩展了钟表原先的报时功能。诸 如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、 定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都 是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意 义。数字电子钟一般由秒信号发生器、“时、分、秒”计数器、译码器及显示器、 校时电路等组成。秒信号是整个系统的时基信号，它直接决定计时系统的精度， 一般
2、用石英晶体振荡器加分频器来实现。将秒信号送入秒计数器，它是六十进制 计数器。每累计六十秒发出一个“分脉冲”信号，这个信号作为“分计数器”的 时钟脉冲。“分计数器”也是六十进制计数器，它每累计六十分钟，发出一个“时 脉冲”信号，此信号将被送到“时计数器”。“时计数器”采用二十四进制计数器， 可以实现一天二十四小时的累计。译码显示电路将“时”、“分”、“秒”计数器的 输出状态经七段显示译码器译码，通过六位LED显示器显示出来。校时电路是用 来对“时”、“分”、“秒”显示数字进行校对调整的。本文通过对CD4060、CD4013、 74LS160、74LS48和晶体振荡器的基本原理和基本功能的介绍，结
3、合数字电子钟 的设计过程让我们对电子钟的设计有了清楚的认识。关键词：数字钟，晶体振荡器，计数器，CD4060，74LS160目录1绪论11.1. 课题描述11.2. 基本工作原理与框图12各部分电路原理及器件简介22.1 秒信号产生电路22.2进制计数器电路42.2.1 74LS160 功能简介42.2.2 60进制计数器42.2.3 24进制计数器52.3 译码显示电路62.3.1CC451162.3.2译码显示电路图72.4 校时电路82.4.1校时电路功能简介83方案的选择103.1 时钟信号源103.2分频器的实现103.3译码显示器10总 结11致谢12参考文献131绪论1.1. 课
4、题描述在科技高速发展的今天，钟表业运用当今材料工业、电子工业和其他领域的 最新技术，一定会生产出代表中国科学水平的产品。我们希望钟表业的精英们在 提高制造技术水平中不断创新，培育出拥有自主知识产权的品牌。这正是中国钟 表业发展的希望。数字钟被广泛用于个人家庭，车站，码头、办公室等公共场所，成为人们日常 生活中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得 数字钟的精度，运用超过老式钟表，钟表的数字化给人们生产生活带来了极大的 方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打 铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设 备、甚至
5、各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。 本课题所设计的电子时钟是一个最基本的数字钟。1.2. 基本工作原理与框图数字电子钟要想最终设计成功必须要有精确而稳定的秒信号产生，通常先用 石英晶体振荡器产生32768Hz的脉冲，经过整形、分频产生1Hz的秒脉冲。分频 用CD4060分出2Hz的脉冲，再用CD4013分出1Hz的脉冲。然后1Hz脉冲经过校 时电路送到秒计数器的个位，秒计数器是由两块74LS160组成的六十进制计数 器，其十位TC接校时电路。校时电路的CP1接分计数器个位的CLK端，分计数 器也是由两块74LS160组成的六十进制计数器，分计数器的十位的TC端接入校
6、 时电路。校时电路的CP2接时计数器的CLK端，分计数器是由两块74LS160组成 的二十四进制计数器。校时电路的SI、S2、S3控制“校时” “校分”和“校秒” 各个计数器分别接译码器，各个译码器分别接显示器。电路的基本原理就是这样， 下面我将介绍各个模块的具体功能及原理。以下是我在下面整合的全电路原理 图。n 2-41-SaK.7一741C4K-图表12各部分电路原理及器件简介2.1秒信号产生电路这部分电路现有石英晶体振荡器产生32768Hz的脉冲，经过CD4060经过十 四次分频后产生2Hz的脉冲。再经过CD4013产生1Hz的脉冲。原理比较简单。CD4060是十四位二进制计数器。它内部
7、有十四级二分频器，有两个反相器。 RST为高电平时，计数器清零且振荡器使用无效。在CIN下降沿，计数器以二进 制计数。CIN、COUT分别为时钟输入、输出端。电源电压范围为3V15V,输 入电压范围为0VVDD。它有十六个引脚，Q4Q10、Q12Q14为计数器输出端。 VDD接正电源，Vss接地。其引脚图如下所示：r-O宀*F9CIN Q4COUT Q5Q6COUT (17X 6 o Z E 寸 jL 寸 T I T TOO O O-CD4060二6图表2CD4013A为双D触发器，在CLK上升沿有效。其特性表如下:输入输出注CPDRdSDQn+lt0000冋步置0t1001冋步置1!X00Q
8、n保持XX011冃 r H1异步置1XX100异步置0XX11不用不允许2.2进制计数器电路2.2.174LS160功能简介12lie_VCCCP 215-TCP0 314-0QF1 一iII3一切P2 5112P3 611-03CEP 710CETCHC 3Q PE图表3CP是脉冲输入端；CT (CO)是进位信号输出端；CEP和CET是计数器工作状 态端；MR (CR )是异步清零端；PE是置数端；VCC接正电源，GND接地；P0 P4是数据输入端，Q1Q4是计数器状态输出端。电源电压7V，输入电压7V。其 状态表如下所示：输入输出注CRLDCETCEPCPP0P1P2P3Qn+1Q1n+1
9、Q2n+1Q3n+1CO0xxxxxxxx00000清零10xxtabcdabcd置数1111txxxx计数110xxxxxx保持11x0xxxxx保持02.2.2 60进制计数器60进制计数器是由两个74LS160十进制计数器经过一定的方式连接组成的。具体连接是这样的，一片74LS160用低位，另一片设计成六进制计数器做为高位。将高位片的Q2和Q1接入与非门，出来接入高位片的MR (CR),当高位片为0110 时，MR (CR)为低电平，此时清零，实现了六十进制。其连线图如下所示:60进制计数器图表32.2.3 24进制计数器24进制计数器也是由两片74LS160组成的，当各位计数状态为Q3
10、Q2QlQ0=0100,十位计数状态为Q3Q3Q1Q0=0010时，计数器归零。通过把个位Q2、十位Q1接入与非门，然后接入个位、十位的MR端。令计数器清零，从而实 现二十四进制计数器的功能。其连线图如下所示：111213149LD4a0T4L510U7t i I Fl片进住信号图表42.3译码显示电路2.3.1CC4511本实验采用CC4511 BCD锁存器/七段译码/驱动器。其中A,B,C,DBCD码 输入端；a,b,c,d,e,f,g译码输出端，输出“ 1”有效，用来驱动共阴极LED 数码管；LT测试输入端，LT二“0”时，译码输出全为“1”； BI (RL)消隐输 入端；LE锁定端，L
11、E=“1”时译码器处于锁定状态，LE=0为正常译码。其引 脚图如下：BCD翰人a c n T T一，QC4511RL a b c il e f_g理阳I?!? TL&地图表5F表为CC4511功能表。输入输出LEBILTDCBAabcdefg显示字 形xx0xxxx11111118x01xxxx0000000消隐011000011111100011000101100001011001011011012011001111110013011010001100114011010110110115011111000111116011111111100007011100011111118011x0011
12、11001192.3.2译码显示电路图译码电路的功能是将“秒” “分”、“时”计数器的输出代码进行翻译，变成相应的数字。其电路图如下所示:译何耳示电路图表62.4校时电路2.4.1校时电路功能简介校时电路是数字中不可缺少的部分，当数字显示与实际时间不符时，就要根据标准时间进行校时。其简单电路如下所示:图表7S、S、S分别控制校“时”、校“分”和校外“秒”具体是这样的，当S1233断开时，G7与非门打开，正常进行计秒。当需要校秒时，闭合S,此时G7与非3门被断开，时间正确时打开S正常计秒。需要校分时闭合S,此时低电平经过32G8与非门后变为高电平，G5与非门打开，秒信号进来，使分计数器以秒的节奏 快速计数。而G6与非门此时被断开，来自秒十位的进位脉冲无效。直到显示的 时间和标准时间相同时打开S，此时G5与非门被断开，G6与非门被打开，秒十 2位进位脉冲进来，1Hz脉冲信号无效，分计数器正常计时。需要校准小时时，只需闭合S此时G3与非门被断开，G1与非门接通，1Hz信号进来，使时计数器以1秒的节奏快速计数。当时计数器的显示与标准时间相同时，打开S即可。打开1S时G1与非门断开，1Hz脉冲信号无效。G3与非门打开，接受分计数器的输出1进位信号，使时计数器正常计数。这就是校时电路的基本原理。3方案的选择
