《基于FPGA的数字频率计的设计》由会员分享，可在线阅读，更多相关《基于FPGA的数字频率计的设计（16页珍藏版）》请在金锄头文库上搜索。
1、-成绩 课 程 设 计 说 明 书课程设计名称：EDA技术课程设计 题 目：数字频率计电路设计日期：2011年5月 30日摘要:频率计具有数字频率计是直接用十进制来显示被测信号频率的一种测量装置。本设计用Verilog HDL在CPLD器件上实现数字频率计测频系统，能够用十进制数码显示被测信号的频率，能够测量正弦波、方波、三角波等信号的频率，而且还能对其他多种物理量进展测量。具有体积小、可靠性高、功耗低的特点。数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。基于测频原理及FPGA的设计思想,给出了一种新型数字测频系统的设计方案,系统采用Verilog HDL语言,运用自
2、顶向下的设计思想,采取将系统按功能逐层分割的层次化设计方法。在具体实现上,以FPGA为中央处理器对被测频率信号进展周期采样,通过调用Quartus II的宏功能模块进展占空比计算。关键词：FPGA芯片、Verilog HDL语言、数字频率计、数字频率计原理图、Quartus II软件。Abstract:The frequency meter with digital frequency meter is directly in the decimal to display the measured signal of the frequency of a measuring instrumen
3、t. This design in CPLD device with Verilog HDL on its digital frequency meter frequency measurement system, to be able to use the decimal digital display measured the frequency of the signal, able to measure the sine wave, square wave, triangle wave and the frequency of the signal, but also to other
4、 a variety of physical quantity measurement. The advantages of small size, high reliability, low power consumption characteristics. Digital frequency plan is a puter, munication equipment, audio video in scientific research production field indispensable measuring instrument. Based on frequency meas
5、urement principle and FPGA design thought, this paper presents a new digital frequency measurement system, the design of the system Verilog HDL language, using the top-down design thought, system function will take according to the division of the step by step a hierarchical design method. In the sp
6、ecific implementation, with FPGA for central processor to be measured frequency signal sampling period, by calling the macro Quartus II module occupies emptiespared calculation.Keywords:the FPGA chip, Verilog HDL language, digital cymometer, the digital cymometer account principle diagram and Quartu
7、s II software.目录1、EDA技术的介绍和开展31.1EDA技术的介绍31.2 EDA技术的开展31.3 EDA技术的开展趋势42、总体方案设计52.1设计方案比拟52.2方案论证62.3方案选择73、单元模块设计83.1电源电路83.2时基电路93.3复位电路93.4数码管显示电路93.5特殊器件的介绍EPF10K10LC84-4105 软件设计125.1 设计原理125.2 局部模块设计原理125.2.1 分频器模块设计12二进制计数器模块135.2.3 数码管驱动显示模块145.3 软件设计构造图165.4 设计流程框图165.5软件编写流程图：176系统调试186.1 分频
8、电路仿真波形187、总结197.1设计小结197.2设计改良197.3 致208 、参考文献211、EDA技术的介绍和开展1.1EDA技术的介绍EDA是电子设计自动化Electronic Design Automation缩写，是90年代初从CAD计算机辅助设计、CAM计算机辅助制造、CAT计算机辅助测试和CAE计算机辅助工程的概念开展而来的。EDA技术是以计算机为工具，根据硬件描述语言HDL Hardware Description language完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标芯片的适配编译和编程下载等工作。硬件描述语言HDL是相
9、对于一般的计算机软件语言，如：C、PASCAL而言的。HDL语言使用与设计硬件电子系统的计算机语言，它能描述电子系统的逻辑功能、电路构造和连接方式。设计者可利用HDL程序来描述所希望的电路系统，规定器件构造特征和电路的行为方式；然后利用综合器和适配器将此程序编程能控制FPGA和CPLD部构造，并实现相应逻辑功能的的门级或更底层的构造网表文件或下载文件。目前，就FPGA/CPLD开发来说，比拟常用和流行的HDL主要有ABEL-HDL、AHDL和VHDL。1.2 EDA技术的开展EDA技术的开展经历了一个由浅到深的过程。二十世纪70年代，随着中小集成电路的开发应用传统的手工制图设计印刷电路板和集成
10、电路的方法已无法满足设计精度和效率的要求，因此工程师们开场进展二维平面图形的计算机辅助设计，以便解脱复杂 机械的幅员设计工作，这就产生了第一带EDA工具。到了80年代，为了适应电子产品在规模和制作上的需要，应用出现了计算机仿真和自动布线为核心技术的二代EDA技术。其特点是以软件工具为核心，通过这些软件完成产品开发的设计、分析、生产、测试等各项工作。1.3 EDA技术的开展趋势从目前的EDA技术来看，其开展趋势是政府重视、使用普及、应用文泛、工具多样、软件功能强大。在信息通信领域，要优先开展高速宽带信息网、深亚微米集成电路、新型元器件、计算机及软件技术、第三代移动通信技术、信息管理、信息平安技术
11、，积极开拓以数字技术、网络技术为根底的新一代信息产品，开展新兴产业，培育新的经济增长点。要大力推进制造业信息化，积极开展计算机辅助设计(CAD)、计算机辅助工程(CAE)、计算机辅助工艺(CAPP)、计算机机辅助制造(CAM)、产品数据管理(PDM)、制造资源方案(MRPII)及企业资源管理(ERP)等。有条件的企业可开展网络制造，便于合作设计、合作制造，参与国和国际竞争。开展数控化工程和数字化工程。自动化仪表的技术开展趋势的测试技术、控制技术与计算机技术、通信技术进一步融合，形成测量、控制、通信与计算机(M3C)构造。在ASIC和PLD设计方面，向超高速、高密度、低功耗、低电压方向开展。ED
12、A技术开展迅猛，完全可以用日新月异来描述。EDA技术的应用广泛，现在已涉及到各行各业。EDA水平不断提高，设计工具趋于完美的地步。EDA市场日趋成熟，但我国的研发水平沿很有限，需迎头赶上。2、总体方案设计2.1设计方案比拟方案一：设计一个3位的十进制数字频率计，其测量围为：01MHz 量程分10KHz，100KHz和1MHz3档最大读书分别为99.9KHz，9.99KHz，999KHz。量程自动转换规则如下1、当读书大于999KHz时，频率计处于超量程状态，此时显示器发出溢出指示各位均显示E下一次测量时，量程自动增大一档。被测信号2、当读数小于0.99KHz时，频率计处于欠量程状态。下一次测量
13、时，量程自动减小一档。显示方式如下：设计步骤初步方案控制器显示电路分频器闸门计数器锁存器校时 校分起停图2.1 原理框图频率计由控制器、分频器、闸门、计数器、锁存器和显示电路几局部组成各局部的作用简述如下控制器：是频率计的核心它能根据外围部件的状态发出相应的控制信号是的系统可以正常运转分频器：分频器将标频信号分成一系列较低频率的信号作为测量的时基信号送入闸门分频器是为了扩展频率测量的围，在有限的数码管上提高显示精度闸门：闸门可用来根据被测频率的上下选择相应的时基信号已3到达较好的测量精度计数器：计数器的作用是对一个闸门信号中的被测信号脉冲数进展计数，计数结果即为被测频率对所选时间的相对值锁存器
14、：用来锁存计数结果显示电路：使频率值在数码管上显示方便读数方案二：测周法数字频率计框图如图2.2所示。测量周期法用一句话概括，就是在被测信号周期时间对一基准脉冲进展计数。其原理如下图。被测信号经放大整形后变成方波脉冲，经过分频之后控制主门开放时间，此时由晶体振荡器输出标准时钟脉冲。在主门开放时间对标准时钟计数，再与时标相乘就得到被测信号的脉冲。把周期信号转换成频率，再通过译码电路输出到数码管显示。为了提高测量的准确度，可以利用周期倍乘的方法减小量化误差。晶振分频主门放大整形分频门控计 数周期转频率七段译码数码管显示图2.2 测周法数字频率计框图2.2方案论证上面两种方案都能够到达设计目的。都有
15、其优点和缺点，下面进展论证。方案一：测频法测量。就是用计数器计算1S，1mS，1US输入信号周期的个数。原理简单明了，用Verilog HDL语言编写实现系统功能，其实现电路也比拟简单，仅用FPGA芯片加上外围电路，如晶振电路，复位电路，JTAG下载电路，电源电路等就可以实现系统数字频率计的功能！但如果要做成实物的话，在测量低频时频率的量化误差就会对测量精度产生严重影响，此时应该采用测周期法间接测量频率。方案二：测周期法数字频率计。就是用计数器计算被测信号一个周期时间的标准时钟脉冲，即得到周期，再转换成频率。是一种间接测量频率的方法，要比频率测量法复杂一些，但是在测低频的时候用测周法可以有效减小量化误差，增加测量精度。除了计数的对象不同之外，此法与测频法几乎无差异。用此方案形成测量系统也比拟简单，是常用的测量频率的方法之一。2.3方案选择由于我们我们第一次进展EDA设计，知识和经历都不丰富。第一种方案原理简单明了而且很容易实现，第二种方案原理较为复杂涉及到周期与频率之间的转换和数据的处理，增加了设计难度，也不利于节约本钱。所以，我们决定采用第一种方案即直接测频法数字频率计。3、单元模块设计本设计由现场可编程门矩阵FPGA作为控制芯片，通过VreilogHDL硬件描述语言
