《静态时序分析》由会员分享，可在线阅读，更多相关《静态时序分析（3页珍藏版）》请在金锄头文库上搜索。
1、静态时序分析1、STA过程中定义的时序路径有四种，如图1所示路径4图1路径 1：基本输入到内部时序单元的数据输入端；路径 2：内部时序单元的时钟输入端到下一个内部时序单元的数据输入端；路径 3：内部时序单元的数据输入端到基本输出端口；路径 4：基本输入端到基本输出端口。静态时序分析的目的是保证设计中所有的以上路径，满足内部时序单元对建立时间和保 持时间的要求。即无论起点是什么，信号都可以被及时地传递到该路径的终点，并且在电路 正常工作所必需的时间段内保持恒定，也就是时序收敛。2、时序分析起点(launch edge)：第一级寄存器数据变化的时钟边沿，也是静态时序分析的 起点。3、建立时间(Ts
2、u)：是指在时钟沿到来之前数据从不稳定到稳定所需的时间，如果建立的 时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器。如图2所示：TsuHelk Data 图2建立时间示意图4、保持时间(Th)：是指数据稳定后保持的时间，如果保持时间不满足要求那么数据同样 也不能被稳定的打入触发器。保持时间示意图如图3所示：图35、时钟偏斜(clock skew)：是指一个时钟源到达两个不同寄存器时钟端的时间偏移，如图4 所示：图4时钟偏斜计算公式如下：Tskew = Tclk2 - Tclk16、数据到达时间(Data Arrival Time )：输入数据在有效时钟沿后到达所需要的时间。主要
3、 分为三部分：时钟到达寄存器时间(Tclkl),寄存器输出延时(Teo)和数据传输延时(Tdata), 如图 5 所示：图5数据到达时间计算公式如下：Data Arrival Time = Launch edge + Tclkl +Tco + Tdata7、时钟到达时间(Clock Arrival Time)：时钟从latch边沿到达锁存寄存器时钟输入端所消 耗的时间为时钟到达时间，如图6所示：图6时钟到达时间计算公式如下：Clock Arrival Time = Lacth edge + Tclk28、数据需求时间(Data Required Time)：在时钟锁存的建立时间和保持时间之间数
4、据必须 稳定，从源时钟起点达到这种稳定状态需要的时间即为数据需求时间。如图7所示：TdataDLatch edgeTclk2Tus/Th图7 建立）数据需求时间计算公式如下：Data Required Time = Clock Arrival Time - Tsu保持）数据需求时间计算公式如下：Data Required Time = Clock Arrival Time + Th9、建立时间余量（setup slack）：当数据需求时间大于数据到达时间时，就说时间有余量, Slack是表示设计是否满足时序的一个称谓。TdalaQTdk1cJFData ValidDTeoIREG 1.0Data ValidT dataTclk2REG2.DREG2 CLKCLKREG 1.CLKREG1Tclk2TusAThTclklsetup slack图8如图 8 所示，建立时间余量的计算公式如下：Setup slack = Data Required Time - Data Arrival Time由公式可知，正的slack表示数据需求时间大于数据到达时间，满足时序（时序的余量）, 负的slack表示数据需求时间小于数据到达时间，不满足时序（时序的欠缺量）。
