《基于单片机实现的多功能数字钟毕业设计》由会员分享，可在线阅读，更多相关《基于单片机实现的多功能数字钟毕业设计（28页珍藏版）》请在金锄头文库上搜索。
1、电子技术综合设计姓 名： 学 号： 专 业： 电气工程及其自动化 题 目： 多功能数字钟 专 题： 电子技术综合设计 设计地点： 电工电子实验室 设计日期： 2011年10月 成 绩： 指导教师： 2011 年 11 月 设计日期： 2011 年 9 月 至 2011 年 11 月 设计专题： 电子技术综合设计设计题目：多功能数字钟设计内容和要求：1. 主要内容： 用 CC4518双四位BCD同步加计数器设计60秒、60分、24小时归0的计数电路 用CC4511 七段译码驱动/锁存器及LG5011AH共阴数码管设计译码及显示电路（数码管需加限流电阻） 用555设计CP脉冲源 (f=1KH) 具
2、有系统校准功能2. 整体电路原理图60秒、60分、24小时- 计数、译码、显示电路（用8K白纸手工画图）3. EWB仿真图60秒、60分、24小时- 计数、译码、显示电路（计算机打印）4. 设计原理图用PROTEL99设计原理图（计算机打印）5. 设计PCB版图用PROTEL99设计PCB板图（计算机打印）6. 功能扩展要求设计：定点报时功能 12小时归1计数电路指导教师签字： 2011年 11月 20 日摘要数字钟是一种用数字电路技术实现时、分、秒计时的钟表。实验用 CC4518双四位BCD同步加计数器设计60进制，24进制计数器以实现60秒、60分、24小时归0的计数电路，CC4518为双
3、位计数器，所以每个计数器分为十位和个位两部分，当秒计数器计数到60时向分计数器进位同时秒计数器归零，分计数器向时计数器工作原理同秒计数器，当时计数器计数到24时归零。利用CC4511 七段译码驱动/锁存器及LG5011AH共阴数码管设计译码及显示电路（数码管需加限流电阻）将时间的以显示。用PROTEL99根据EWB中已经画好的仿真图进行相应的原理图绘制，当做完封装及检查无误后生成PCB板，完成整个电路软件方面的设计工作。最后进行硬件的焊接。先焊接具有计时、显示、校时功能的主板，之后焊接具有定点报时的扩展板，最终将主板与扩展板进行连接调试结束本次的电子综合设计实验。关键词：数字钟； EWB； P
4、ROTEL目 录1 数字钟的基本组成及工作原理 1.1 数字钟的构成1 1.2 数字钟的工作原理12 数字钟的设计与制作 2.1 设计步骤与方法22.1.1主体电路 2校时电路32.1.3 振荡电路32.1.4 计数器电路42.1.5 译码显示电路 62.1.6 整点报时电路 82.1.7 秒脉冲发生器 82.2 数字钟仿真图 2.2.1 cc4518功能 10 cc4511功能12 数字钟电路原理图13 EWB仿真图14 数字钟电路Protel设计图15 设计PCB图16 2. 12归1 图 16 3 数字钟的焊接及注意事项 3.1 焊接元件清单 17 273.3 安装调试 184 拓展功能
5、1919205 总结及体会206 参考文献217附录1 数字钟的基本组成及工作原理数字钟一种用数字电路技术实现时,分,秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。1.1数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成。如图所示为数字钟的一般构成框图。晶体振荡器电路 晶体振荡器电路
6、给数字钟提供一个频率稳定准确32768Hz的方波信号,可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使 图1 数字钟逻辑构成图用了晶体振荡器电路。 分频器电路 分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路 时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12进制计数器。译码驱动电路 译码驱动电路将计数器输出的8421BCD码转换为
7、数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。 数码管 数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管,本设计提供的为LED数码管。 1.2 数字钟的工作原理1)晶体振荡器电路晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定。一般输出为方波的数字式晶体振荡器电路通常有两类,一类是用TTL门电路构成;另一类是通过CMOS非门构成的电路。该电路广泛使用于各种需要频率稳定及准确的数字电路,如数字钟,电子计算机,数字通信电路等。2)分频器电路通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频。通常实现分频器的
8、电路是计数器电路,一般采用多级2进制计数器来实现。例如,将32768Hz的振荡信号分频为1HZ的分频倍数为32768(),即实现该分频功能的计数器相当于15级2进制计数器。常用的2进制计数器有74HC393等。3)时间计数单元时间计数单元有时计数,分计数和秒计数等几个部分。时计数单元一般为12进制计数器或24进制计数器,其输出为两位8421BCD码形式;分计数和秒计数单元为60进制计数器,其输出也为8421BCD码。一般采用10进制计数器如74HC290,74HC390等来实现时间计数单元的计数功能。欲实现12进制和60进制计数还需进行计数模值转换。4)译码驱动及显示单元计数器实现了对时间的累
9、计以8421BCD码形式输出,为了将计数器输出8421BCD码显示出来,需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流,一般这种译码器通常称为7段译码显示驱动器。常用的7段译码显示驱动器有CC4511。5)校时电源电路 当重新接通电源或走时出现误差时都需要对时间进行校正。通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可。6)整点报时电路一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒。其作用方式是发出连续的或有节奏
10、的音频声波,较复杂的也可以是实时语音提示。2 数字钟的设计与制作2.1 设计步骤与方法2.1.1数字钟主体电路设计数字钟主板的构成框图如右图所示校时电路当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。校时电路如图所示 2.1.3 振荡电路 晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确
11、及稳定。如右图所示。2.1.4 计数器电路时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为进制计数器计数器，其输出为两位码形式；分计数和秒计数单元为进制计数器，其输出也为码。 秒个位计数单元为进制计数器，无需进制转换，只需将与（下降沿有效）相连即可。（下降没效）与Z秒输入信号相连，可作为向上的进位信号与十位计数单元的相连。秒十位计数单元为进制计数器，需要进制转换。 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的作为向上的进位信号应与分十位计数单元的相连，分十位计数单元的作为向上的进位信号应与时个位计数单元的相连。 时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为进制计数器，不是的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行进制转换。CC4518双BCD同步加法计数器（国外同类型号：CD4518、MC4518）管脚图 CPQ4Q100000100012001030011401005010160110701118100091001100000 功能表 计数状态表: CL (CP0)EN (CP1)R功 能10加计数00加计数0不 变0不
