《《电工电子综合》课程设计说明书数字音乐彩灯设计》由会员分享，可在线阅读，更多相关《《电工电子综合》课程设计说明书数字音乐彩灯设计（32页珍藏版）》请在金锄头文库上搜索。
1、武汉理工大学电工电子综合课程设计说明书目 录引言4第1章 设计意义及要求51.1设计意义51.2 设计要求5第2章 方案设计62.1 设计思路62.2 设计方案72.3方案比较10第3章 部分电路的设计113.1 脉冲输出电路113.2 分频电路123.3选频电路133.数码显示电路153.4.1 自然序列显示153.4.2 奇数显示173.4.3 偶数显示电路173.4.4 音乐数列显示电路18第4章 调试与检测204.1 方案一的调试与检测204.2 方案二的调试与检测20第5章 仿真操作步骤及使用说明21结束语22参考文献23附录24251 方案一电路图24262 方案二电路图24273
2、 方案二程序代码24本科生课程设计成绩评定表引言数字电路技术是电工电子设计的的基础，随着电子元件的集成度的不断提高，数字电子技术在设计电路中显得越来越重要。数字电子技术能满足基本的电路的设计要求，是设计集成电路的基础。随着自动化技术的不断提高，数字电子技术在通信、计算机及广告业中得到了广泛的应用。在完成理论学习的基础上，学校特意组织了这次课程设计。这次设计将有助于学生提升动手操作能力，把理论和实际联系起来。熟悉各种芯片的的功能，强化电路设计的基本方法，加强团队之间的合作水平，为以后复杂电路的设计打下基础。本次设计任务为音乐数字彩灯控制器设计，组成员方案必须通过数字电路的知识完成，以巩固数字电路
3、所学的理论知识。组的方案可以利用微处理器完成，以实现方案的优化以及学习通过软件控制电路的运行。在成员方案中，我们用到脉冲信号发生电路、分频电路、频率选择电路、计数电路以及数码显示控制电路。先通过模块电路的设计和调试，然后完成整体电路的设计。在设计过程中，对于电路出现的故障，可通过查阅相关资料来寻找解决途径。在组方案中，我们用到AT89C52芯片，利用keil编译微处理器所需的程序代码，产生微处理器能识别的机器码，通过简单的硬件设计即可实现设计所需的要求。利用微处理器设计电路主要在于程序的编写和调试，硬件设施比较简单，基于以上原因，我们对任务进行了相关的拓展，以提升小组之间的模块设计能力和电路的
4、美化。在电路设计过程中我们利用Proteus对电路进行仿真，以实现对电路的调试，方便优化电路。第1章 设计意义及要求1.1设计意义 随着科技的发展，音乐彩灯在广告业中的作用显得越来越重要，为实现彩灯和音乐的控制，设计者需应用所学的电子知识实现电路的功能。作为学生，我们希望通过此次设计启发我们的思维。运用数字电路基础知识，将理论和实践结合，解决常用的电路设计。1.2 设计要求1 数码管自动依次显示数字队列0，1，2，3，4，5，6，7，8，9（自然数列）；1，3，5，7，9（奇数列）；0，2，4，6，8（偶数列）；0，1，2，3，4，5，6，7，0，1（音乐数列）。然后又依次显示同上数列，不断循
5、环；2 打开电源开关，自动清零，即通电后最先显示出自然数列的0，再显示出1，然后按上述规律变化；3每个数字的一次显示时间（从数码管显示之时起到消失之时止）基本相等。第2章 方案设计2.1 设计思路 利用555产生4HZ脉冲信号，该信号经过2分频电路分频，利用选频电路对时钟信号进行选择，然后经过分频延时分频，使计数器在不同的频率下工作，并联合显示控制电路完成要求数字的显示。原理框图如图：4HZ脉冲信号分频电路选频电路2HZ脉冲信号计数电路数码显示电路分频延时电路电路显示控制电路图2.1.1 音乐数字彩灯控制器原理框图首先分析要求循环的所有数字的要求，只要求09的所有数字，故计数器选用74LS16
6、0十进制计数器即可。然后分析第一次要求显示的序列，即自然序列09，利用选频电路和第二次分频电路，控制计数器在1HZ和十进制条件下工作即可满足要求。第二次要求显示09的奇数列，将所有的奇数用8421BCD码表示，不难发现8421BCD码的最后一位是1,由此可以想到此时要控制选频电路和分频电路，送给计数器的时钟信号为2HZ，并且利用显示控制电路，将此时工作数码管的最低位接高电平。同理偶数显示的序列，只要将奇数显示电路的数码管最低位改成接上低电平即可。最后的序列为07和0、1显示，将这些书转换成8421BCD码，即为0000,0001,0010,0011,0100,0101,0110,0111,00
7、00,0001。所有的数最高位为0，再将最后的0和1与8和9比较，只是最高位不同，若将此时控制电路应控制数码管的最高始终保持高电平，计数器就可以像十进制自然序列一样完成该段数码显示。综上所述，计数器74LS160一直在进行十进制计数，为完成循环，选频电路需周而复始的选出特定的频率，由此可以确定，选频电路也可以由计数器完成，只要能按时选出2HZ，4HZ，4HZ，2HZ的频率即可，即该选频电路为4进制计数器。2.2 设计方案此次音乐数字控制器有2套方案可以实现，经过仿真，两套方案的结果完全一样，但在芯片选择和电路的设计上有很大的差别。第一套方案用数字电路中常用的逻辑器件搭建而成，第二套主要由微处理
8、器AT89C52控制数码显示和拓展彩灯显示。方案一：图2.2.1 方案一电路图该方案由555产生4HZ脉冲信号，经过第一个D触发器分频后变为2HZ，再将4HZ信号和2HZ信号一同送往数据选择器74LS153,数据选择器由74LS90和第二个D触发器控制计数器工作的频率。对于为什么要用两个分频电路，为什么不用555直接产生2HZ的脉冲信号呢？首先要显示自然序列，555最开始产生的是高电平，经过数据选择器选频后依然为高电平，经过分频电路后变为低电平（上电瞬间有上升沿信号，保持之前的状态），再经过异或门则变为高电平，将高电平送给74LS160则会使计数器进行加计数，故数码管从1开始显示。为了解决这个
9、问题，需要使计数器最开始为低电平，只需要在74LS160前再加一个D触发器即可，在上电瞬间，不管D触发器时钟信号的输入是高电平还是低电平，D触发器的输出都为低电平，这样可以保证数码管从0开始显示。由于两个D触发器经过四分频，所以555产生的信号脉冲为4HZ。最开始AB为00，选频电路选出的脉冲为2HZ，控制电路的U5：A和U5：B的使能端都为低电平，其输出分别为Q3和Q0的输出，U5：C和U5：D输出高组态，故数码管显示自然序列。当数码管显示9后，会给74LS90一个下降沿信号，使74LS90加一，AB为01，选择4HZ的脉冲信号，U5：B的输出为高阻态，U5：C始终输出高电平，即数码管最低位
10、为高电平，显示奇数列。同理，偶数列显示也是如此。当AB为11时，U5：D始终输出低电平，数码管的最高位为低电平，故显示音乐序列。由于反馈信号接的是74LS90的CKB，其Q1Q2Q3的输出为000，001，010，011然后又开始从000开始计数，即完成四进制。方案二：方案二流程图T0定时器定时50ms50ms到1s到数码管彩灯显示图2.2.3 方案二电路图该方案由晶振产生特定频率的脉冲信号，送给AT89C52单片机，由于数码管的驱动电压比较搞，不能直接由单片机控制，需将单片机的P0与上拉电阻相连，以提高输出电压，这样才能给数码管提供足够高的电压使数码管显示出数字。由于在给单片机上电的瞬间，单
11、片机的所有端口均为高电平，若采用七段共阴数码管，则在上电的瞬间会显示F，故在数码管的选择上选择七段共阳数码管较为合适。彩灯由单片机的P1口和P2.0口控制，为使彩灯点亮时按对称分布，我们用P2.0口单独控制中间的一盏彩灯。在程序的编写过程中，为使每次数字跳变的时间恰好为一秒，我们用到定时器0中断。2.3方案比较方案一和方案二都能使数码管按要求显示，但方案一比较复杂，用的芯片比较多，导线错综复杂，需要熟悉多种芯片的功能。方案二布局比较简单，而且从经济上说更加节省开支，但方案二的单片机原理比较复杂，对数码管也有一定的要求。第3章 部分电路的设计3.1 脉冲输出电路图3.1.1 脉冲输出电路图3.1
12、.2 555管脚图表3.1.1 555的功能表：输入输出阈值输入（V11）触发值（V12）复位（RD）输出（VO）放电管T00导通(2/3)VCC(2/3)VCC(1/3)VCC10导通(1/3)VCC1不变不变当电路与电源接通瞬间，C2两端没有电荷，两端的电压为零。接通电源后，电容C2充电，当2端的电压小于1/3VCC时，输出信号为高电平，使555内的晶体管截止，电源经过R1、R2和C2到公共端对电容C2充电。只有当C2两端的电压达到2/3VCC充电所用的时间：t1=(R1+R2)C2ln2=0.7(R1+R2)C2当C2两端电压超过2/3VCC时，输出信号为低电平，使555内部晶体管导通，
13、电容C2经过R2到公共地放电。放电所用的时间：t2=R2C2ln2=0.7R2C2当C2两端的电压将为1/3VCC时，输出电压又变为高电平，C2开始充电，这样电容不断的充电和放电，输出信号的高低电平维持的时间是确定的，由此产生时钟脉冲信号。由t1和t2可以确定时钟脉冲信号的周期T= t1+t2=0.7(R1+2R2)C2脉冲频率f=1/T=1.43/(R1+2R2)C2 3.2 分频电路分频电路的电路图如图所示：图3.2.1 分频电路图表3.2.1 D触发器功能表Qn DQn+1Qn D Qn+10 001 0 00 111 1 1D触发器的特性方程为：Qn+1=DD触发器的次态取决于D触发器
14、的输入信号D。将D触发器的Q端与输入D端连在一起，这样D触发器就可以在每次的触发信号触发下实现翻转的功能。然后将后一个的D触发器的CLK端与前一个D触发器的Q端相连，那么下一个的CLK端接受的信号频率是上一个得两倍，这就构成了分频器。CPQn+1图3.2.2 CP和Qn+1的波形图3.3选频电路选频电路的原理图如图所示图3.3.1 选频电路图16 15 14 13 12 11 10 91 2 3 4 5 6 7 8VCC 2E A 2X3 2X2 2X1 2X0 2Y1E B 1X3 1X2 1X1 1X0 1Y GND74LS175图3.3.2 74LS153的管脚图表3.3.1 74LS153功能表编码选择数据输入取反数据输出数据输出BAC0C1C2C3S
