0060秒表单片机课程设计说明书

上传人:大米 文档编号:421704943 上传时间:2023-01-30 格式:DOC 页数:19 大小:999.02KB
返回 下载 相关 举报
0060秒表单片机课程设计说明书_第1页
第1页 / 共19页
0060秒表单片机课程设计说明书_第2页
第2页 / 共19页
0060秒表单片机课程设计说明书_第3页
第3页 / 共19页
0060秒表单片机课程设计说明书_第4页
第4页 / 共19页
0060秒表单片机课程设计说明书_第5页
第5页 / 共19页
点击查看更多>>
资源描述

《0060秒表单片机课程设计说明书》由会员分享,可在线阅读,更多相关《0060秒表单片机课程设计说明书(19页珍藏版)》请在金锄头文库上搜索。

1、微机综合实践课程设计说明书题 目: 00-60秒表设计 院 (系): 建筑与交通工程学院 姓 名: 一头大象 学 号: 0800140208 专 业: 建筑环境与设备工程 指导老师: XXX 2011年12月16日目录一、设计任务1二、总体方案设计12.1、硬件方案12.2、软件方案1三、系统硬件设计13.1、硬件总体设计方案13.2、并行I/O口P0P3结构与设计13.3、复位电路设计33.4、电源开关设计33.5、晶振输入电路设计4四、相关硬件说明44.1、LED8段数码显示管结构与原理44.2、AT89S52部分系统功能与引脚说明5五、系统软件设计105.1、软件总体设计方案105.2、

2、程序流程图115.3、程序清单135.4、程序运行分析14六、元件清单14七、硬件制作步骤15八、总结15参考文献17一、设计任务00-60秒表设计。用AT89S52单片机的定时/计数器T0产生一秒的定时时间,作为秒计数时间,当一秒产生时,秒计数加1,秒计数到60时,自动从0开始。二、总体方案设计2.1、硬件方案2.1.1、 制作一个AT89S52最小系统;2.1.2、 采用两个LED七段数码显示管分别显示秒表的个位和十位;2.1.3、 P1口输出十位段码,P2口输出个位段码。2.2、软件方案2.2.1、 因为当晶振频率为12MHz时,定时/计数器最大计时时间为65536ms,所以应根据计时2

3、.2.2、 时间设定定时/计数器定时时间,累计合适中断次数后执行刷新显示子程序;2.2.3、 每隔1s秒计数加1,秒计数到60自动从0开始,循环不止。三、系统硬件设计3.1、硬件总体设计方案最小系统应符合以下要求:l 引出4个I/O端口,便于硬件拓展,同时接入排阻以满足更多的使用要求;l 在上电自动复位的基础上添加按键复位功能,以提高系统的可控性;l 采用按钮开关、继电器与稳压二极管构成电源电路,以提高系统的稳定性;l 具有专门的编程端口;l 采用内部时钟电路。3.2、并行I/O口P0P3结构与设计3.2.1、 P0口(P0.0-P0.7)P0口是一个8位漏极开路型双向I/O端口。P0口可做通

4、用I/O口使用,但在端口进行输入操作前,应先向端口的输出锁存器写“1”。在CPU访问片外存储器时,P0口自动作为地址/数据复用总线。在编程时,由P0口输入指令字节,而在验证程序时,P0口输出指令字节(验证时应外接上拉电阻)。P0口能以吸收电流的方式驱动8个LS型TTL负载。 图1 P0口结构图3.2.2、 P1口(P1.0-P1.7)P1口是一个内部带上拉电阻的8为准双向I/O端口。当P1输出高电平是,能向外部提供拉电流负载,因此,不需再外接上拉电阻。当端口用作输入时,也应先向端口的输出锁存器写入“1”。在编程和验证程序时,P1口用来输入低8位地址。P1口能驱动4个LS型TTL负载。 图2 P

5、1口结构图3.2.3、 P2口(P2.0-P2.7)P2口也是一个内部带上拉电阻的8位准双向I/O端口。当CPU访问外部存储器时,P2口自动用作输出高8位地址,与P0低8位地址一起形成外部存储器的16位地址总线。此时,P2口不再作为通用I/O口使用。P2口可驱动4个LS型TTL负载。在编程和验证程序时,P2口用作接收高8为地址。 图3 P2口结构图3.2.4、 P3口(P3.0-P3.7)P3口是一个内部带上拉电阻的8位多功能双向I/O端口。P3口除了作通用I/O端口外,其主要功能是它的各位还具有第二功能。无论P3口作通用输入框还是作第二输入功能口使用,相应位的输出锁存器和第二输出功能段都应置

6、“1”。P3口能驱动4个LS型TTL负载。P3口作为第二功能使用时各引脚定义如下:P3.0 RXD:串行口输入端; P3.1 TXD:串行口输出端; 图4 P3口结构图P3.2 INT0:外部中断0请求输入端; P3.3 INT1:外部中断1请求输入端; P3.4 T0:定时/计数器0外部信号输入端; P3.5 T1:定时/计数器1外部信号输入端; P3.6 WR:外RAM写选通信号输出端; P3.7 RD:外RAM读选通信号输出端。为便于硬件拓展以及满足更多的使用有求,在P0、P2口处分别接1K和2.2K的上拉电阻,并在每个端口出添加VCC和GND引脚。各端口原理图如下:图5 P0口外围电路

7、原理图 图6 P1口外围电路原理图图7 P2口外围电路原理图 图8P2口上拉电阻原理图 图9 P3口外围电路原理图3.3、复位电路设计本设计中AT89S52是采用上电自动复位和按键复位两种方式。复位电路如图所示。上电瞬间,电路充电,RST引线端出现正脉冲,只要RST端保持10ms以上的高电平,就能使单片机有效地复位。其中R4和R5分别选择100和4.7K的电阻,电容器一般选择10F。3.4、电源开关设计本设计采用按钮开关、继电器以及稳压二极管构成的电路,以提高系统稳定性。各元件规格如图: 图10 复位电路原理图 图11电源开关电路原理图3.5、晶振输入电路设计AT89S52单片机内部的振荡电路

8、是一个高增益反向放大器,引线XTAL1和XTAL2分别是放大器的输入端和输出端。单片机内部虽然有振荡电路,但要形成时钟,外部还需附加电路。AT89S52的时钟产生方式有两种:内部时钟电方式和外部时钟方式。由于外部时钟方式用于多片单片机组成的系统中,所以此处选用内部时钟方式。即利用其内部的振荡电路在XTAL1和XTAL2引线上外接定时元件,内部振荡电路产生自激振荡。最常用的是在 XTAL1和XTAL2之间接晶体振荡器与电路构成稳定的自激振荡器,如图电路所示为单片机最常用的时钟振荡电路的接法,其中晶振可选用振荡频率为12MHz的石英晶体,电容器一般选择20PF左右。 图12 晶振输入电路原理图四、

9、相关硬件说明4.1、LED8段数码显示管结构与原理按发光二极管单元连接方式分为共阳极数码管和共阴极数码管。共阳数码管是指将所有发光二极管 的阳极接到一起形成公共阳极(COM)的数码管,共阳数码管在应用时应将公共极COM接到+5V,当某一字段发光二极管的阴极为低电平时,相应字段就点亮,当某一字段的阴极为高电平时,相应字段就不亮。共阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极(COM)的数码管,共阴数码管在应用时应将公共极COM接到地线GND上,当某一字段发光二极管的阳极为高电平时,相应字段就点亮,当某一字段的阳极为低电平时。 图13 LED8段数码显示管原理图、引脚图相应字段就不亮。L

10、ED数码管段码如下表:表1八段LED数码管段码表显示数码共阴型段码共阳型段码显示数码共阴型段码共阳型段码03FHC0HA77H88H106HF9Hb7CH83H25BHA4HC39HC6H34FHB0HD5EHA1H466H99HE79H86H560H92HF71H8EH670H82H707HF8H87FH80H96FH90H本设计采用共阳静态显示,其中P2口输出个位段码,P1口输出十位段码。仿真图如图12所示。4.2、AT89S52部分系统功能与引脚说明AT89S52是一种低功耗、高性能CMOS8位微控制器,具有8K在系统可编程Flash存储器。使用Atmel公司高密度非易失性存储器技术制造

11、,与工业80C51产品指令和引脚完全兼容。片上Flash允许程序存储器在系统可编程,亦适于常规编程器。在单芯片上,拥有灵巧的8位CPU和在系统可编程Flash,使得AT89S52为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。AT89S52具有以下标准功能: 8k字节Flash,256字节RAM, 23 位I/O 口线,看门狗定时器,2个数据指针,三个16位定时器/计数器,一个6向量2级中断结构,全双工串行口,片内晶振及时钟电路。另外,AT89S52可降至0Hz 静态逻辑操作,支持2种软件可选择节电模式。空闲模式下,CPU 停止工作,允许RAM、定时器/计数器、串口、中断继续工作。掉电保

12、护方式下,RAM内容被保存,振荡器被冻结,单片机一切工作停止,直到下一个中断或硬件复位为止。RST:复位输入。当振荡器工作时,RST引脚出现两个机器周期以上高电平将是单片机复位。 ALE/PROG:当访问外部程序存储器或数据存储器时,ALE(地址锁存允许)输出脉冲用于锁存地址的低8位字节。一般情况下,ALE仍以时钟振荡频率的1/6输出固定的脉冲信号,因此它可对外输出时钟或用于定时目的。要注意的是:每当访问外部数据存储器时将跳过一个ALE脉冲。对FLASH存储器编程期间,该引脚还用于输入编程脉冲(PROG)。如有必要,可通过对特殊功能寄存器(SFR)区中的8EH单元的D0位置位,可禁止ALE操作

13、。该位置位后,只有一条MOVX和MOVC指令才能将ALE激活。此外,该引脚会被微弱拉高,单片机执行外部程序时,应设置ALE禁止位无效。 PSEN:程序储存允许(PSEN)输出是外部程序存储器的读选通信号,当AT89S52由外部程序存储器取指令(或数据)时,每个机器周期两次PSEN有效,即输出两个脉冲,在此期间,当访问外部数据存储器,将跳过两次PSEN信号。 EA/VPP:外部访问允许,欲使CPU仅访问外部程序存储器(地址为0000H-FFFFH),EA端必须保持低电平(接地)。需注意的是:如果加密位LB1被编程,复位时内部会锁存EA端状态。如EA端为高电平(接Vcc端),CPU则执行内部程序存

14、储器的指令。FLASH存储器编程时,该引脚加上+12V的编程允许电源Vpp,当然这必须是该器件是使用12V编程电压Vpp。 XTAL1:振荡器反相放大器和内部时钟发生电路的输入端。 XTAL2:振荡器反相放大器的输出端。4.2.1、 AT89S52定时/计数器详细介绍l 定时/计数器基本结构l 定时器/计数器的控制字:定时器/计数器有4种工作模式,由TMOD设置并由TCON控制。工作方式寄存器TMOD的地址为89H,它不能位寻址,在设置时一次写入。其功能为确定定时器的工作方式及功能选择。格式如下:图17TMOD的各位定义(1)、 GATE:门控位 0:定时器/计数器仅受TR的控制; 1:只有INT为高电平,且TR=1时,定时器/计

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 大杂烩/其它

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号