《山东建筑大学山东建筑大学数字电子技术期末考试复习题资料及答案期末考试复习题资料及答案》由会员分享，可在线阅读，更多相关《山东建筑大学山东建筑大学数字电子技术期末考试复习题资料及答案期末考试复习题资料及答案（40页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术知识点一、单选题1、只有当两个输入变量的取值相反时，输出才为1,否则输出为0,这种逻辑关系称为(C)。整理A、同或B、与非C、异或D、或非2、欲将两个逻辑门输出端相连，以实现线与的功能，应采用(C) oA、与非门B、异或门C、OD 门D、CMOS逻辑门3、在使用CMOS或非门时，对于多余的输入端应釆取的处理方法是(B)。A、接正电源B、接地C、悬空D、接高电平4、下列电路中不属于组合逻辑电路的是(D)。A、全加器B、比较器C、译码器D、同步加计数器5、已知逻辑函数F = AB + CDt则其反函数万为(A)a、Ca+b(c+d)B、( + .(*万)C、AB+CDD、(A + B)
2、 +(C+D)6、逻辑函数L = A(B + C)变换成最小项表达式为(A)。A、Zm (1,4,5,6,7)B、Em (3, 5, 6, 7)C、(1,3,4,5,7)D、Em (3,5,7)7、使用74161异步清零功能实现13进制计数器，应在(B)状态清零。A、1100B、1101C、1011D、11108、用触发器设计一个20进制的计数器，至少需要(D)个触发器。A、3B、4C、6D、59、下列电路中用于将正弦波变换成方波的电路是(C)。A、单稳态触发器B、多谐振荡器C、施密特触发器D、RS触发器10、集成数模转换器的分辨率是n位，也可以表示为（A） A、分辨率=丄2-1B、分辨率=丄
3、Qn-lC、分辨率=丄2nD、分辨率=-2”-1一、单选题1. 下列四个数中，与十进制数（163） d不相等的是（D） ,A、（A3）hB、（10100011） bC、（000101100011 ） 8421 BCDD、（203） o2. 在数字电路中三极管主要工作在（A）两个区域。A、饱和区与截止区B、放大区与饱和区C、截止区与放大区D、放大区与击穿区3. 只有当两个输入变量的取值相同时，输出才为1,否则输出为0,这种逻辑 关系称为（A）。A、同或B、与非C、异或D、或非4. 已知逻辑函数L = AB + C + B,则其反函数Z为（D ） oA、A + BCDB、A + BCDC、A +
4、BCDD、A + BCD5. 三变量函数F（A,8,C）= A+8C的最小项表示中不含下列哪项（A）。A、miB、?3C、msD、mi6. 下列电路中不属于时序逻辑电路的是（B） oA、移位寄存器B、译码器C、触发器D、计数器7. 为实现图示的jk触发器到d触发器逻辑功能dn q转换，虚线框中应为（C）4. J IK XA、与门B、或门C、非门D、异或门8. 用触发器设计一个12进制的计数器，至少需要（B）个触发器。A、3B、4C、5D、69. 用555定时器组成施密特触发器，电源电压10V,控制电压 输入端悬空，则回差电压为（A） oA、3.33VB、5VC、6.66VD、10V10. 10
5、位倒T型电阻网络集成数模转换器，设参考电压Vref=10V, Rf=R,当输入全1时，输出电压的绝对值为（C） OA、10V256x255B、10V1024xlC、10VW24xl023D、10V256xl一、单选题1.在正逻辑条件下,如图所示逻辑电路为（A）。+Vcd+5V)D|AT3k QA、与门B、或门C、非门D、与非门3、只能按地址读出信息，而不能写入信息的存储器为（A） oA、RAMB、ROMC、PROMD、EPROM4、为使釆样输出信号不失真地代表输入模拟信号，釆样频率厶和输入模拟信号的最高频率/imax-的关系是（C ）A、/s N /ImarB、W flmaxC、 2D、5、译
6、码器74LS138,若使输出&=0,则对应的输入端总凡為应为（C）.A、001B、100C、101D、1106、一个T触发器，在片1时，加上时钟脉冲，则触发器（D）A、保持原态B、置0C、置1D、翻转7、一个八选一数据选择器的数据输入端的个数和地址输入端的个数为（B）A、3, 8B、8, 3C、2, 4D、3, 28、N个触发器可以构成能寄存（B）位二进制数码的寄存器。A. N-1B. NC. 2ND. 2N9、8位移位寄存器，串行输入时经（D）个脉冲后，8位数码全部移入寄存 器中。A、1B、2C、4D、810、有一个稳态和一个暂稳态的电路是（B） OA、多谐振荡器B、单稳态触发器C、施密特触
7、发器D、双稳态触发器一、单选题1. 以下式子中不正确的是(C)。A. 1* A=AB. A+A=AC. A + B = A + BD. 1 + A=12. 32选1数据选择器需要(D)个地址输入端。A. 32B. 232C. 16D. 53. 若4位倒T形电阻网络D/A转换器，输入数字量0001时对应的输出电压为0.1V,则输出电压为0.6V时，输入数字量应为(B)。A. 0011B. 1010C. 1001D. 01104. 静态RAM6264的存储容量为8Kx8位，它有(D)条地址线。A、8条B、10 条C、12 条D、13 条5. 下列属于时序逻辑电路的是(A)。A、寄存器B、编码器C、
8、译码器D、数据选择器6. 已知逻辑函数Y = AB + AB-AB,则V的最简与或表达式为(A)。A A + BB、A + ABC、AD、A + B7. 16位输入的二进制编码器，其输出二进制代码位数有(C)位。A、256B、128C、4D、38. 欲使JK触发器按須工作，则必须使JK触发器的输入端(D)。A、J=K=OB、J=0, K=1C、J=l, K=0D、J=K=I9. 用触发器设计一个14进制的计数器，至少需要(B)个触发器。A. 3B. 4C. 5D. 610. 下列电路中无需外加触发信号就能自动产生方波信号的电路是(D)。A、RS触发器B、单稳态触发器C、施密特触发器D、多谐振荡
9、器一、单选题1. 以下式子中不正确的是(D) oA. A(B + C) = AB + ACB. A = 0C. A+B = A 万D. A(A + B) = A + B2. 下列电路中，属于组合逻辑电路的是(A)。A. 数据选择器B. 寄存器C. 移位寄存器D. 计数器3. 由CMOS传输门构成的电路如图所示，L=(D)OA. ABB. A+BC. ABD. AB4. 下列4个电路中能实现L = X逻辑关系的是(C) OA.C. X一1D-5. 二极管开关电路如图所示，设二极管是理想的。该电路实现的逻辑关系为（B） 0A. 与B. 或C. 与非D. 或非7. 用触发器设计一个24进制的计数器，
10、至少需要（C）个触发器。A. 3B. 4C. 5D. 68. 已知某静态RAM芯片的存储容量为32Kx8位，它有（C）条地址线。A. 32B. 10C. 15D. 89. 逻辑函数L（A,B,C）=AB+BC+AC变换成最小项表达式为（B）。A. （1,3,6,7）B. （3,5,6,7）C. （1,3,5,7）D. （3,5,7）10. 米利型时序逻辑电路的输出是（C） oA. 只与输入有关B. 只与电路当前状态有关C. 与输入和电路当前状态均有关D. 与输入和电路当前状态均无关二、填空题1、十进制数25转换成二进制数为（11001）；转换成十六进制数为（19）；转换成 8421BCD 码是
11、（00100101） 2、对于一个5变量的逻辑函数，所构成的最小项的个数是（32）；所有最小项之和为（1）；任意两个最小项相乘等于（0）。3、请写出JK触发器的特性方程（。仲=丿必+爪0）。4、时序逻辑电路按照其触发器是否有统一的时钟控制分为（同 步）时序电路和（异步）时序电路。5、如果要将一个最大幅值为5.1V的模拟信号转换为数字信号，要求模拟信号 每变化20mV能使数字信号最低位（LSB）发生变化，那么选用（8）位的转换器。二、填空题1. 十进制数36转换成二进制数为（100100）,转换成8421 BCD码为（00110110）。2. 三态门输出的三种状态分别为：高电平、低电平和（高阻态
12、）o3. 半导体存储器可分为（RAM）和（ROM）两大类。4. 单稳态触发器有（1）个稳定状态，SR触发器有（2）个稳定状态。5. A/D转换器的转换过程，可分为釆样、保持、（量化）和（编码）4个步骤。6. 8位倒T型电阻网络集成数模转换器，设参考电压Vref=5V, Rf=R,当输 入数码为10000000时，输出电压的为（2.5V）。二、填空题1. 数码01100011对应的十六进制为（63）；作为自然二进制数时对应的十进 制数为（99）,该数码作为8421BCD码时对应的十进制数为（63）。2. 为了实现线与的逻辑功能，多个CMOS漏极开路门的输出端和电源之间需 接公共的（上拉电阻）。3
13、. 锁存器是一种对（脉冲电平）敏感的存储单元器件，触发器是一种对（脉冲边 沿）敏感的存储单元器件。4. 时序逻辑电路的表达方式包括逻辑方程组、状态表、（状态图）和（时序图）。5. 存储器RAM-般又分为（SRAM）和（DRAM）。二、填空题1. 十进制数53对应的十六进制数为（35）；对应的二进制数为（110101）, 对应的 8421BCD 码为（01010011）。2. MOS管作为开关器件应工作在输出特性曲线的（可变电阻）区和（截止）区。3. 只有当两个输入变量的取值全为1时，输出才为0,否则输出为1,这种逻 辑关系称为（与非）。4. JK触发器能执行置1、置0、（翻转）和（保持）四种逻辑操作。5. A/D转换器是能把（模拟）信号转换为（数字）信号的电路。三、将下列函数化为最简与或式。1. Y = AO+AB + 如 + k + BEF + CEFG （代数法）答案：Y = AD+ AD + AB + AC + BEF + CEFG= A + AB-AC + +BEF + CEFG=A + B + & + BEF + CEFG= A + C + B+BEF + CEFG=A+C+B 三、将下列函数化为最简与或式。1. F = CD+BC+BC + AB + AC+BC （代数法） 答案：F = CD + BC + BC + AB + AC +BC=CD
