数字电子技术项目教程PPT课件(共8单元)项目6--数字钟设计制作

项目6 数字钟的设计与制作 6.1 项目描述 本项目制作的数字钟是由计数器、分频器、译码显示器等组成，项目相关知识点主要有时序逻辑电路、计数器、寄存器等。项目要求项目制作的数字钟要求信号发生电路产生稳定的秒脉冲信号，作为数字钟的计时基准；具有“时、分、秒”的十进制数字显示；小时计时以一昼夜为一个周期(即24进制)，分和秒计时为60进制；具有校时功能，可在任何时候将其调至标准时间或者指定时间。6.2 项目资讯6.2.1时序逻辑电路的分析1概述1）时序逻辑电路的特点时序逻辑电路由存储电路和组合电路两部分组成，而在时序逻辑电路中，任何时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的工作状态，即与以前的输入信号也有关系。2）时序逻辑电路的分类1）按触发时间:可分为同步时序电路和异步时序电路。2）按逻辑功能不同划分为计数器、寄存器、脉冲发生器等。3）按输出信号的特性可分为：米利型和穆尔型。米利型时序逻辑电路的输出不仅取决于存储电路的状态，还取决于电路的输入变量；穆尔型时序逻辑电路输出仅取决于存储电路的现态。时序逻辑电路功能的描述方法 1）逻辑表达式 2）状态转换表。3）状态转换图。4）时序波形图。上述4种描述方法可以转换。在实际分析、设计中，可以根据具体情况选用。2.时序逻辑电路的分析分析时序逻辑电路一般按以下步骤进行1）写出电路的方程组：时钟方程、驱动力程、状态方程。2）列出状态表3）画状态转换图和时序波形图4）说明电路的逻辑功能【例6-1】试分析如图所示同步逻辑电路的逻辑功能。（1）写出输出方程、驱动方程和状态方程(2)列状态转换真值表现态次态输出Y00000100010100010011001110001001010101000111011101110001（3）时序图画状态图(4)功能描述。由状态图可见主循环的状态数为6。且110、111这两个状态在CP的作用下最终也能进入主循环，具有自启动能力。所以电路是：同步自启动六进制加法计数器。【例6-2】试分析如图6-5所示电路的逻辑功能。1)写出该电路的方程组状态转换表序号CP3CP2CP1Q3Q2Q100000001000120010310040101501106000画出状态转换图 6.2.2 计数器用以统计输入计数脉冲CP个数的电路，称作计数器。它主要由触发器组成。计数器所能记忆的时钟脉冲个数(容量)称为计数器的模，用M表示。计数器种类 按照触发器是否同时翻转分为同步计数器和异步计数器；按照计数顺序的增、减，分为加计数器、减计数器，计数顺序可增、可减称为可逆计数器；按计数进制分为二进制计数器、十进制计数器、任意进制计数器。计数器种类 二进制计数器：按二进制运算规律进行计数的电路称作二进制计数器。十进制计数器：按十进制运算规律进行计数的电路称作十进制计数器。任意进制计数器：二进制计数器和十进制计数器之外的其他进制计数器统称为任意进制 1二进制计数器（1）异步二进制计数器异步计数器各触发器的状态转换与时钟脉冲是异步工作的。异步计数器又称串行进位计数器。1）异步二进制加法计数器设计数器的初始状态为Q3Q2Q1Q0=0000，工作原理如下：当第一个计数脉冲CP时，第一位触发器FF0由0状态翻到1状态，Q0端输出正跃变，FF1不翻转，保持0状态不变。计数器的状态为Q3Q2Q1Q0=0001。当第二个计数脉冲CP时，FF0由1状态翻到0状态，Q0端输出负跃变，FF1则由0翻转到1状态，FF2保持0状态不变。计数器的状态为Q3Q2Q1Q0=0010。计数顺序计数状态Q3Q2Q1Q0000001000120010300114010050101601107011181000910011010101110111211001311011411101511111600004位二进制加法计数器状态表 4位二进制加法计数器的工作波形 由该图可看出：输入的计数脉冲每经一级触发器，其周期增加一倍，即频率降低一半。（2）异步二进制减法计数器设电路在进行减法计数前，计数器的状态为Q3Q2Q1Q0=0000当在CP脉冲输入时，FF0由0状态翻转到1状态，输出一个负跃变的借位信号，使FF1由0状态翻转到1状态，输出负跃变的错位信号，使FF2由0状态翻转到1状态。同理，FF3也由0状态翻转到1状态，输出一个负跃变的错位信号，使计数器翻转到Q3Q2Q1Q0=1111。当CP端输入第二个减法计数脉冲时，计数器的状态为Q3Q2Q1Q0=1110。计数顺序计数状态Q3Q2Q1Q0000001111121110311014110051011610107100181000901111001101101011201001300111400101500011600004位二进制减法计数器状态表4位二进制减法计数器工作波形图 2）同步二进制计数器（1）同步二进制加法计数器 当来一个时钟脉冲CP时，Q0就翻转一次，而且要在Q0为1时翻转，Q2要在Q1和Q0都是1时翻转。CPQ2Q1Q00000100120103011410051016110711180003位二进制加法计算器状态表 (2）同步二进制减法计数器CPQ2Q1Q00000111121103101410050116010700180003位二进制减法计数器状态表 2十进制计数器1）异步十进制加法计数器计数Q3Q2Q1Q000000100012001030011401005010160110701118100091001101010异步8421BCD码十进制计数器状态表 异步十进制加法计数器十进制加法计数器时序图异步8421BCD码十进制加法器状态图 2）同步十进制加法计数器计数脉冲序号现态次态输出CO0000000010100010010020010001103001101000401000101050101011006011001110701111000081000010109010110101 3集成计数器1）集成同步二进制计数器74LS161和74LS163 74LS161的功能表输入输出CTPCTTCPD3D2D1D0Q3Q2Q1Q0CO00000010d3d2d1d0d3d2d1d01111计数110保持110保持0 74LS161逻辑功能（1)异步清零。当=0时，其他输入信号都不起作用(包括时钟脉冲CP)，计数器输出将被直接置零，称为异步清零。（2）同步并行预置数。由于计数器必须在CP上升沿来到后才接受数据，所以称为同步并行预置数操作。（3）计数。计数器进行二进制加法计数，进位输出CO=Q3Q2Q1Q0（4）保持。当CTP0，CTT1时，进位输出 CO=Q3Q2Q1Q0也保持不变；而当CTT=0时，不管CTP状态如何，进位输出CO=0。2）集成同步十进制计数器74LS160和74LS162输入输出CTPCTTCPD3D2D1D0Q3Q2Q1Q0CO00000010d3d2d1d0d3d2d1d01111计数110保持110保持074LS160的功能表 6.2.3 N进制计数器反馈清零法 计数过程中，将某个中间状态反馈到清零端，强行使计数器返回到0，再重新开始计数，可构成比原集成计数器模小的任意进制计数器。反馈清零法适用于有清零输入的集成计数器，分为异步清零和同步清零两种方法。(1)异步清零法 在异步清零端有效时，不受时钟脉冲及任何信号影响，直接使计数器清零，因而可采用瞬时过渡状态作为清零信号。6.2.3 N进制计数器（2）同步清零法同步清零法必须在清零信号有效时，再来一个CP时钟脉冲触发沿，才能使触发器清零。2反馈置数法 反馈置数法适用于具有预置数功能的集成计数器，对于具有同步置数功能的计数器，则与同步清零类似，即同步置数输入端获得置数有效信号后，计数器不能立刻置数，而是在下一个CP脉冲作用后，计数器才会被置数。对于具有异步置数功能的计数器，只要置数信号满足(不需要脉冲CP作用)，就可立即置数，因此异步反馈置数法仍需瞬时过渡状态作为置数信号。3）级联法 级联就是把两个以上的集成计数器连接起来，从而获得任意进制计数器。例如，可把一个N1进制计数器和一个N2进制计数器串联起来构成NN1N2进制计数器。由两片74LS160级联成100进制同步加法计数器。6.2.4寄存器用来暂时存放数据、指令和运算结果的数字逻辑部件称为寄存器寄存器存入数码的方式有并行和串行两种。并行方式就是各位数码从对应位同时输入到寄存器中，串行方式就是数码从一个输入端逐位输入到寄存器中。从寄存器取出数码的方式也有并行和串行两种。寄存器按功能可以分为数码寄存器和移位寄存器。6.2.4寄存器1数码寄存器数码寄存器只供暂时存放数码，可以根据需要将存放的数码随时取出参加运算或者进行数据处理。寄存器是由触发器构成的，对于触发器的选择只要求它们具有置1、置0的功能即可。无论是用同步结构的RS触发器、主从结构的触发器，还是边沿触发结构的触发器，都可以组成寄存器。4位集成数码寄存器74LSl75输入输出CP D3D2D1D0Q3Q2Q1Q0000001d3d2d1d0d3d2d1d010保持74LS175的功能表寄存器CT74LS175的逻辑图 4位集成数码寄存器74LSl75(1)置0功能。无论寄存器中原来有无数码。只要 =0，触发器FF0FF3都被置0，即Q3Q2Q1Q0=0000。（2）并行送数功能。取 =1，在输入时钟脉冲CP的上升沿，并行数据输入端D3D0输入的数据d3d0都被置入4个D触发器FF0FF3中，这时Q3Q2Q1Q0=d3d2d1d0，由Q3、Q2、Q1、Q0并行输出数据。（3）保持功能。当=1、CP=0时寄存器中寄存的数码保持不变，即FF0FF3的状态保持不变。2移位寄存器单向移位寄存器 将若干个触发器串接即可构成单向移位寄存器。双向移位寄存器它在一般移位寄存器的基础上加上左、右移位控制信号，右移串行输入，左移串行输入。输入输出说明M1M0CPDLDRD0D1D2D3Q0Q1Q2Q300000清零10保持111d0d1d2d3d0d1d2d3并行置数10111Q0Q1Q2右移输入110100Q0Q1Q2右移输入01101Q1Q2Q31左移输入11100Q1Q2Q30左移输入0100保持 6.3 技能训练 6.3.1集成计数器功能及应用测试1）集成芯片74LS161功能测试（1）按测试电路图 6-32 接好电路；（2）检查电路接线无误后，接通电源；（3）异步清零测试。将置低电平，即=0，改变、CTP、CTT、和CP的状态，观察Q3Q0端LED发光情况的变化，LED灯亮为1。2）74LS161构成12进制计数器（1）按图 6-33 连接电路；（2）检查电路接线无误后，接通电源；（3）依次从CP端输入触发脉冲（上升沿，01），观察随着CP端脉冲的变化，输出端Q3Q0的LED灯的变化。技能训练6.3.1集成计数器功能及应用测试1）集成芯片74LS161功能测试（1）按测试电路图 6-32 接好电路；（2）检查电路接线无误后，接通电源；（3）异步清零测试。（4）同步并行预置数测试。（5）计数功能测试。6.3.2 集成计数器功能及应用仿真测试 构成十进制计数器 6.4 项目实施6.4.1 项目分析1.电路组成小时十位显示小时个位显示分钟十位显示分钟个位显示秒十位显示秒个位显示二十四进制计数器六十进制计数器六十进制计数器秒信号发生电路小时校时分钟校时秒校时 2.电路原理1）秒信号发生电路秒信号发生电路产生1Hz的时间基准信号，数字钟大多采用32768（215）Hz石英晶体振荡器，经过15级二分频，获得1Hz的秒脉冲，秒脉冲发生器电路如图所示。2）计数器电路秒、分六十进制计数器秒、分计数器完全相同，将一片74LS160设计成十进制加法计数器，另一片设计成六进制加法计数器，当计数到59时，再来一个脉冲变成00，然后再重新开始计数。时进制数为二十四进制计数器 3）译码、显示电路 4）校正电路（1）秒校正电路（2）分校正电路（3）时校正电路 6.4.2 项目制作1）元器件的检测（1）电阻