《数字录音机设计》由会员分享，可在线阅读，更多相关《数字录音机设计（19页珍藏版）》请在金锄头文库上搜索。
1、课程设计说明书NO.1沈阳大学数字录音机设计名师资料总结-精品资料欢迎下载-名师精心整理-第 1 页，共 19 页 -课程设计说明书NO.2沈阳大学目录1、课程设计的目的.3 2、课程设计的方案论证.7 3、设计的结果与分析.184、心得体会.185、参考文献.19 名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页，共 19 页 -课程设计说明书NO.3沈阳大学数字录音机设计1课程设计的目的1.1 目的(1)进一步加深对微机系统的理解和认识，提高微机系统的应用水平。(2)进一步学习和掌握汇编语言程序的编写和应用的方法，通过较大规模程序的编写，提高编写汇编语言程序的水平和学习程序调试方法
2、。(3)进一步熟悉接口，DAC0832、ADC0809 及定时计数器等芯片的使用。1.2 内容与要求(1)设计一个声音录放系统，通过传感器及ADC0809 以每秒 5000 次的速率采集语言信号，录音12 秒后，再以同样的速率将语音数据通过DAC0832 送出至喇叭发声（放音）。(2)画出系统的硬件连接图。(3)画出程序流程图并编写程序实现上述功能。1.3 各芯片工作原理及功能简介（1）ADC0809 ADC0809 是 CMOS 工艺制成的双列直插式8 位 A/D 转换芯片，内部采用逐次逼近原理，单极性，量程为0+5V。片内部有 8 路模拟开关，可控制选择输入8 个模拟量之中的一个，并带有三
3、态输出锁存缓冲器，可直接与CPU 总线连接，不需要外部锁存器，是应用较广泛的一种A/D 转换芯片。ADC0809 内部结构ADC0809 内部由两部分电路组成：第一部分：8路模拟通道选择开关，地址锁存器和译码器。第二部分：比较器、8 位逐次逼近寄存器SAR、8 位开关树型 D/A 转换电路、名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页，共 19 页 -课程设计说明书NO.4沈阳大学控制逻辑、三态输出缓冲锁存器。工作原理：由 ADDA、ADDB、ADDC 及 ALE 选择 8 个模拟量之一，并通过通道选择开关加至比较器一端。由START 信号启动 A/D 转换开始且 SAR 清 0。
4、在 CLOCK 的控制下，将 SAR 从高位逐次置 1，并将每次置位后的SAR 送 D/A转换器转换成与SAR 中数字量成正比的模拟量。DAC 的输出加至比较器的另一端与输入的模拟电压进行比较，若Vi 大于等于 V0 保留 SAR 中该位的 1；若 Vi小于 V0 则该位清 0。经过 8 次比较（8 个 CLOCK）后，SAR 中的 8 位数字量即是结果。在 OE 有效时，将 SAR 中的 8 位二进制数输出至锁存器，并通过D7D0 输出，同时发出EOC 转换结束信号。ADC0809 引脚功能如下：IN0IN7：8 路模拟输入通道。D0D7：8 位数字量输出端。START:启动转换命令输入端，
5、由1 0 时启动 A/D 转换，要求信号宽度100n OE：输出使能端，高电平有效ADDA、ADDB、ADDC:地址输入线，用于选通8 路模拟输入中的一路进入 A/D 转换。其中 ADDA 是 LSB 位，这三个引脚上所加电平的编码为000111，分别对应IN 0 IN 7，例如，当ADDC=0，ADDB=1，ADDA=1 时，选中IN 3 通道。ALE：地址锁存允许信号。用于将ADDA ADDC 三条地址线送入地址锁存器中。EOC：转换结束信号输出。转换完成时，EOC 的正跳变可用于向CPU 申请中断，其高电平也可供CPU 查询。CLK：时钟脉冲输入端，要求时钟频率不高于640KHZ。REF
6、（+）、REF（-）：基准电压，一般与微机接口时，REF（-）接 0V 或-5V，REF（+）接+5V 或 0V。名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页，共 19 页 -课程设计说明书NO.5沈阳大学（2）DAC0832 DAC0832 是用 COMS 工艺制成的双列直插式8 位 D/A 转换芯片，内部采用T 型电阻网络，数字输入有输入寄存器和DAC 寄存器两级缓冲，可以双缓冲、单缓冲或直接输入方式连接。片选信号：输入低电平有效，与ILE 相配合，可对写信号是否有效起到控制作用。ILE 允许锁存信号：输入高电平有效。输入锁存器的锁存信号由 ILE，的逻辑组合产生。当 ILE
7、为高电平、为低电平、输入负脉冲时，在 端产生正脉冲。当 为高电平时，输入锁存器的状态随着数据输入线的状态变化，的负跳变将数据线上的信息打入输入锁存器。写信号 1：输入低电平有效。当，ILE 均为有效时，可将数据写入8 位输入锁存器。写信号 2：输入低电平有效。当其有效时，在传送控制信号的作用下，可将锁存在输入锁存器的8 位数据送到 DAC 寄存器。数据传送控制信号：输入低电平有效。当，均有效时，则在端产生正脉冲。当 为高电平时，DAC 寄存器的输出和输入锁存器的状态一致，的负跳变将输入锁存器的内容打入DAC 寄存器。基准电压输入端：可在 10 V 范围内调节。DI7DI0：8 位数字输入量输入
8、端。Iout1：DAC 的电流输出 1。当 DAC 寄存器各位均为 1 时，输出电流最大；当 DAC 寄存器各位均为 0 时，输出电流为 0。Iout2：DAC 的电流输出 2。与 的和为一常数，一般单极性输出时接地，在双极性输出时接运放。Rfb：反馈电阻引脚。在DAC0832 芯片内部有一个反馈电阻，可作为外部运算放大电路的反馈电阻用。（3）可编程计数/定时接口芯片 8253 名师资料总结-精品资料欢迎下载-名师精心整理-第 5 页，共 19 页 -课程设计说明书NO.6沈阳大学8253内部结构数据总线缓冲器该缓冲器为8 位双向三态的缓冲器，8 根数据线D 0 D 7 可直接挂在CPU 数据
9、总线上。读/写控制逻辑它是 8253 内部操作的控制部分，它决定三个计数器和控制字寄存器中哪一个能进行工作，并控制内部总线上数据传送的方向。控制字寄存器接收从 CPU 来的控制字，并由控制字的D7、D6 位的编码决定该控制字写入哪个计数器的控制寄存器，控制寄存器只能写入，不能读出。计数器8253 有 3 个独立的计数器通道，每个通道的结构完全相同，如图10.2 所示。每一个通道有一个16 位减法计数器；还有对应的16 位初值寄存器和输出锁存器。每个计数器都可以对其CLK 输入端输入的脉冲按照二进制或BCD 码从预置的初值开始进行减1 计数，当减至0 时，从 OUT 端输出一个信号，计数的开始由
10、软件启动或硬件门控信号GATE 控制。计数开始前写入的计数初值存于初值寄存器；计数过程中，减法计数器的值不断递减，而初值寄存器中的初值不变。输出锁存器则用于写入锁存命令时锁定当前计数值。当 8253 用作计数器时，加在CLK 引脚上脉冲的间隔可以是不相等的；当它用作定时器时，则在CLK 引脚应输入精确的时钟脉冲，8253 所能实现的定时时间，取决于计数脉冲的频率和计数器的初值。对8253 来 讲，外 部 输 入 到CLK 引 脚 上 的 时 钟 脉 冲 频 率 不 能 大于2MHZ，否则需分频后才能送到CLK 端。（4）可编程并行 I/O 接口芯片 8255A 并行输入/输出端口 A、B、C
11、8255A 芯片具有24 个可编程输入输出引脚，分成3 个 8 位端口，其中：名师资料总结-精品资料欢迎下载-名师精心整理-第 6 页，共 19 页 -课程设计说明书NO.7沈阳大学端口 A 包含一个8 位数据输出锁存/缓冲寄存器和一个8 位数据输入锁存器；端口 B 包含一个8 位数据输入/输出、锁存/缓冲寄存器和一个8 位数据输入缓冲寄存器；端口C 包含一个输出锁存/缓冲寄存器和一个输入缓冲寄存器。必要时端口C 可分成两个4 位端口，分别与端口A 与端口B 配合工作，通常将端口A 和端口 B 定义为输入/输出的数据端口，而端口C 可作为状态或控制信息的传送端口。A 组和 B 组控制部件端口
12、A 与端口 C 的高 4 位(PC 7 PC 4)构成 A 组，由A 组控制部件实现控制功能，端口B 与端口 C 的低 4 位（PC 3 PC 0）构成 B 组，由 B 组控制部件实现控制功能。它们各有一个控制单元，可接收来自读/写控制部件的命令和CPU 通过数据总线（D7D0）送来的控制字，并根据它们来定义各个端口的操作方式。数据总线缓冲器这是一个三态双向8 位数据缓冲器，它是8255A 与 8086CPU 之间的数据接口，CPU 输入输出的数据，CPU 输出的控制字以及外设的状态信息都是通过这个缓冲器进行传送。读/写控制部件这是 8255A 内部完成读/写控制功能的部件，它与CPU 的地址
13、总线及有关的控制信号相连，接收CPU 的控制命令，并根据它们向片内各功能部件发出操作命令（5）74LS138译码器74LS138是 3-8 线二进制译码器，它有3 个输入端，8 个输出端，输出低电平有效。该器件 3 个输入端 A、B、C 接受二进制码，其输出端Y0Y7 工 8 条译码输出线。除此之外，还有3 个使能控制端 G、G2A、G2B，目的在于灵活应用并组合各种电路。只有当G=0，同时 G2A+G2B=0 时，译码器工作，否则，译码器功能被禁止。名师资料总结-精品资料欢迎下载-名师精心整理-第 7 页，共 19 页 -课程设计说明书NO.8沈阳大学2设计方案论证2.1 总体设计思想根据设
14、计要求，本次数字录音机的汇编语言设计所需芯片有模数转换芯片ADC0809、数模转换芯片 DAC0832、定时计数器 8253、可编程并行 I/O 接口 8355A及译码器 74LS138。设计过程可简述为：利用传感器和ADC0809 采集语音数据，以每秒 5000 的速率采集 IN0 输入的语音数据并存入内存，共采集数据60000 个，即录音 12 秒。DAC0832 进行数模转换，以同样的速率将数据送DAC0832 使喇叭发声。8253用作定时，定时0.2ms，设置成方式 0，计数初值为 200。8253 计数器 0 的 OUT0 与 8255A 的 PA0 连接，利用 PA0 查询 OUT
15、0 电平，如果为高点平则表示定时时间到。用译码器74LS138对地址线进行译码以产生各接口芯片所需的信号。2.2 硬件连接图图 1 硬件连接图2.3 各芯片的作用及工作方式（1）ADC0809 在本次设计中的作用及工作方式ADC0809 作数据采集用，用来采集12 秒的语音信号并保存到相应的存储单元。对 ADC0809 的 8 个模拟通道，这里是用数据总线的低8 位 D2、D1、D0 来名师资料总结-精品资料欢迎下载-名师精心整理-第 8 页，共 19 页 -课程设计说明书NO.9沈阳大学控制 ADC 的通道选择信号 ADDC、ADDB、ADDA，以实现选择其中之一模拟通道输入。在本次设计中，
16、初始值为000（D2=0、D1=0、D0=0），即选择IN0 通道进行数据采集，然后使ADC0809 的 ALE、START 有效，START 和 ALE 信号通过 CPU 向选中的通道口执行一条输出指令，启动A/D 转换。转换结束后，发出 EOC 信号，当 EOC 为高电平时，可供CPU 查询，读取每次采集的A/D 转换结果。当 CPU 知道转换已完成，执行一条输入指令使OE 信号有效，此时输出缓冲器被打开，数据送到数据总线。系统时钟经分频后接到ADC0809 芯片的时钟引脚 CLK 上。（2）DAC0832 在本次设计中的作用及工作方式在本次设计中，我使用的DAC0832 采用直通方式与CPU 连接，从硬件图中可以看出，该片DAC0832 只有一个端口地址，即88H。DAC0832 的 ILE 信号与+5V 连在一起，、WR1 和 WR2 均接地，总是有效的，DAC0832 的输入寄存器和 DAC 寄存器均处于选通状态，只要CPU 想 88H 端口执行一条输出指令，就会使 XFER 有效，CPU 输出繁荣数字量就会顺利通过DAC0832 的两个寄存器，然后进行 D/A 转换，在运算
