《电压调节电路及相关操作方法》由会员分享，可在线阅读，更多相关《电压调节电路及相关操作方法（9页珍藏版）》请在金锄头文库上搜索。
1、电压调节电路及相关操作方法专利名称：电压调节电路及相关操作方法技术领域：本申请中所描述的主题的实施例大体上涉及电子电路，并且更具体地，主题的实施例涉及能够在负载电流的相对较宽范围精确地对电压进行调节的电压调节器及相关电路拓扑。背景技术：电压调节器通常被用在电子设备中，以为设备的其他部件提供特定的电压电平。例如，可以利用低压差电压调节器(low-drop voltage regulator)来为诸如处理器、控制器或另外的集成电路这样的电负载提供稳定的直流(DC)电源电压。然而，对于一些常规的低压差电压调节器拓扑，当耦接至经调节的输出的负载所消耗的电流量被减少时，常规低压差电压调节器能够精确地维持
2、期望的调节电压的能力被降低。当结合附图加以考虑时，可以通过参考详细的说明书和权利要求书来得到对主题更加全面的理解，其中所有图中相同的附图标记始终表示相似的元件。图I是根据本发明的一个实施例的电压调节电路的示意图；图2是适合于与根据本发明的一个实施例的图I的电压调节电路一起使用的增益调整过程的流程图；以及图3是适合于与根据本发明的一个实施例的图I的电压调节电路一起使用的电子系统的框图。具体实施例方式下面的详细描述实质上仅仅是例示性的，并非意图限制主题的实施例，或者该实施例的应用和用途。如本申请中所使用的，词语“示例性”意指“作为示例、例子或图例”。本申请中作为示例所描述的任何实施方式都不必被认为
3、是优先于或者优于其他实施方式。此夕卜，不意图受前面的技术领域、背景技术或者下面的详细描述中所提出的任何明示或暗示的理论所约束。本申请中所讨论的技术和概念涉及能够在输出电流的宽范围上精确地对输出电压进行调节的电压调节电路。如以下更加详细描述的，该电压调节电路包括相位补偿零点-极点对，所述相位补偿零点-极点对提高电压调节环路的相位裕量，并且从而改善了经调节的输出电压的稳定性。在示例性实施例中，相位补偿零点-极点对在低输出电流下被禁用，以提高电压调节环路的开环增益，并补偿低输出电流下的电压调节环路内的减小的跨导。鉴于此，当输出电流在阈值以下时，相位补偿零点-极点对被有效短路。否则，当输出电流在阈值以
4、上时，相位补偿零点-极点对被启用，以提高电压调节环路的相位裕量。图I绘出了电压调节电路100的示例性实施例，其被配置为用以在输出节点104处产生与输入节点102处的输入电压基准成比例相关的经调节的输出电压。电压调节电路100包括但不限于电压调节布置105、电流镜布置112、寄生补偿电路114、低输出电流检测电路116、和相位补偿布置118。在示例性实施例中，电压调节电路100被配置为低压差(LDO)调节器，其能够在输出节点104处提供经调节的输出电压，并且在输入节点102处的输入电压基准和输出节点104处的经调节的输出电压之间的差值相对较小的情况下进行工作。应予以理解的是，图I是为了解释和描述
5、方便而简化表示的电压调节电路100，并且如将理解的，实际的实施例可以包括其他器件和部件，以提供额外的功能和特征，且/或电压调节电路100可以是更大的电子系统的一部分。因此，虽然图I绘出了电路元件和/或端子之间的直接电连接，但替代的实施例可以采用插入的电路元件和/或部件，而以基本上相似的方式起作用。在示例性实施例中，电压调节电路100的输出节点104被耦接至电负载，诸如处理器、控制器或另外的集成电路。在一些实施例中，能够使电负载在多个不同工作状态之间切换，其中电负载所消耗的电流随其当前选择的工作状态而改变。例如，根据一个实施例，能够使电负载在其中电负载基本上不消耗电流的浮置状态和具有较大电流消耗
6、的其他工作状态之间切换。在示例性实施例中，输入节点102被配置为例如从带隙电压基准电路或齐纳二极管接收稳定且精确的直流(DC)电压基准。能够调整输入电压基准，以在输出节点 104处提供经调节的输出电压，该经调节的输出电压对应于耦接至输出节点104的电负载的期望的经调节的电源电压。在示例性实施例中，电压调节布置105被配置为负反馈电压调节环路，所述环路将输出节点104处的电压调节到与输入节点102处的输入电压基准成比例相关的电压。电压调节布置105的例示实施例包括放大器布置106、通过器件(pass device) 108、和分压器布置110。放大器布置106被配置为调整电压的误差放大器，所述电
7、压基于分压器布置110的节点122处的反馈电压和输入节点102处的输入电压基准之间的差来控制在节点120处流经通过器件108的电流量。鉴于此，如以下更加详细描述的，放大器布置106被配置为，当反馈电压节点122处的反馈电压大于输入节点102处的输入电压基准时，增大控制电压节点120处的控制电压，并且当反馈电压节点122处的反馈电压小于输入节点102处的输入电压基准时，减小控制电压节点120处的控制电压。通过器件108被耦接在第一节点124和输出节点104之间，所述第一节点124被配置为接收电压调节电路100的正电源电压，并且通过器件108被配置成使得输出节点104处的输出电流(iom)从电源电
8、压节点124经过通过器件108而流至输出节点104。在例示实施例中，通过器件108被实现为P型晶体管(例如，P型金属-氧化物-半导体场效应晶体管(PM0SFET或PM0S)，其具有连接至电源电压节点124的源极端子、连接至输出节点104的漏极端子、和连接至放大器布置106的控制电压节点120的栅极端子(或控制端子)。为了方便而非限制，通过器件108在本申请中可以被替代地称为PMOS晶体管。在示例性实施例中，分压器布置110被实现为被连接在输出节点104和反馈电压节点122之间的第一电阻性元件126，和被连接在反馈电压节点122和第二节点130之间的第二电阻性元件128，所述第二节点130被配置
9、为接收电压调节电路100的地基准电压。结果是，当节点120处的控制电压增大(例如，因为反馈电压大于输入电压基准)时，PMOS晶体管108的有效电阻增大，而这又使经过PMOS晶体管108的电流减小，并使PMOS晶体管108上的电压降(例如，漏极和源极端子之间的电压)增大，并且从而使输出节点104处的输出电压和节点122处的反馈电压减小。相反地，当节点120处的控制电压减小时(例如，当反馈电压小于输入电压基准时)，PMOS晶体管108的有效电阻减小，而这又使PMOS晶体管108上的电压降减小，并使输出节点104处的输出电压和节点122处的反馈电压增大。因此，当节点124处的电源电压和输出节点104
10、处的输出电流(iQUT)(例如，流至被耦接至输出节点104的负载的电流)恒定不变时，由放大器布置106、PM0S晶体管108和分压器布置110生成的负反馈环路将迫使节点122处的反馈电压等于输入节点102处的输入电压基准，从而将输出节点104处的输出电压调节到一常数值(假设输入电压基准被保持恒定不变)。在例示实施例中，输出节点104处的输出电压等于匕现X ，其中Vkef是节点102处的输入电源基准，R1是第一电阻性元件126的电阻且R2是第二电阻性元件128的电阻。实际上，电阻性元件126、128的电阻相对较小，使得流经通过器件108的电流基本上等于输出节点104处的输出电流(i0UT)。在示
11、例性实施例中，电容性元件127被连接在输出节点104和反馈电压节点122之间，以稳定输出节点104和反馈电压节点122之间的电压差。如图I所示，在示例性实施例中，放大器布置106包括输入晶体管堆叠(stack)和反馈晶体管堆叠，所述输入晶体管堆叠包括晶体管132、134、136，且所述反馈晶体管堆包括晶体管138、140、142。如本申请中所使用的，“晶体管堆叠”、“堆叠的晶体管”、“被堆叠的晶体管”或者其等同物应当被理解为描述其中一个晶体管器件的端子被耦接至另一晶体管器件的端子，使得电流顺次通过这些晶体管器件(例如，相同电流经过每个晶体管器件)的配置。输入晶体管堆叠包括第一 N型晶体管132
12、 (例如，N型金属-氧化物-半导体场效应晶体管(NM0SFET或NMOS)，其具有连接至地电压节点130的源极端子、耦接至第二 N型晶体管134的源极端子的漏极端子。第一晶体管132的栅极端子被连接至节点144，该节点144被配置为接收如下偏置电压，所述偏置电压使第一晶体管132偏置在饱和区内，并且控制流经晶体管132、134的电流量。第二晶体管134的漏极端子在控制电压节点120处被连接至P型晶体管136的漏极端子，且P型晶体管136的源极端子被连接至电源电压节点124。反馈晶体管堆叠包括N型晶体管138，其具有连接至地电压节点130的源极端子和耦接至另一 N型晶体管140的源极端子的漏极端
13、子。晶体管138的栅极端子在偏置电压节点144处被耦接至晶体管132的栅极端子，使得晶体管138被偏置在饱和区内并镜像经过晶体管132的电流。晶体管140的漏极端子被连接至P型晶体管142的漏极端子，且P型晶体管142的源极端子被连接至电源电压节点124。在示例性实施例中，P型晶体管136、142的栅极端子在被连接至晶体管140的漏极端子的节点146处被连接。晶体管140的栅极端子被连接至反馈电压节点122，使得反馈电压节点122处的反馈电压影响晶体管140的漏极端子处的电压(例如，通过影响晶体管140的有效电阻)，而这又影响晶体管136、142的栅极端子处的电压。晶体管134的栅极端子被连接
14、至输入电压基准节点102，使得输入电压基准节点102处的输入基准电压影响晶体管134的漏极端子处的电压，并且从而影响晶体管136的漏极端子处的电压。因此，当反馈电压节点122处的反馈电压大于输入电压基准节点102处的输入电压基准时，晶体管140的源极端子处的电压增大 ，而这又导致晶体管134的源极端子处的电压增大且从而使晶体管134的栅极-源极电压减小。晶体管134的栅极-源极电压的减小导致经过晶体管134、136的电流减小，而这又导致节点120处的电压增大，从而使通过器件108的沟道电阻增大并使输出节点104处的电压减小，直至反馈电压节点122处的反馈电压基本上等于输入电压基准节点102处的
15、输入电压基准为止。类似地，当反馈电压节点122处的电压小于输入电压基准时，节点120处的电压减小，从而使通过器件108的沟道电阻减小并使输出节点104处的电压增大，直至反馈电压节点122处的反馈电压基本上等于输入电压基准节点102处的输入电压基准为止。如图I所示，在示例性实施例中，相位补偿布置118包括电容性元件148、电阻性元件150、和开关元件152，所述电容性元件148被连接在晶体管134、140的源极端子(或者晶体管132、138的漏极端子)之间，所述电阻性元件150被连接在晶体管134、140的源极端子之间、其与电容性元件148电性并联，且所述开关元件152被连接在晶体管134、14
16、0的源极端子之间、其与电容性元件148和电阻性元件150电性并联。鉴于此，当开关元件152被激活或者以其他方式导通时，电容性元件148和电阻性元件150被有效短路，并且晶体管134、140的源极端子(或者晶体管132、138的漏极端子)彼此被有效连接。在例示实施例 中，开关元件152被实现为N型晶体管，其漏极端子被耦接至晶体管134的源极端子(或者晶体管132的漏极端子)，且其源极端子被耦接至晶体管140的源极端子(或者晶体管138的漏极端子)。为了方便而非限制，开关元件152在本申请中被替代地称为晶体管。在示例性实施例中，选择电阻性元件150的电阻和电容性元件148的电容，以通过将额外的零点和极点引入放大器布置106的传递函数来最优化放大器布置106的单位增益频率处的相位裕量。如以下更加详细描述的，开关元件152的栅极端子被耦接至低输出电流检测电路116，并且低输出电流检测电路116被配置为，响应于检测到输出节点104处的输出电流小于阈值，而使开关元件152导通或以其他方式激活晶体管152，并且使电容性元件148和电阻性元件150短路。照这
