《用于奇偶共享数据编码的系统及方法》由会员分享，可在线阅读，更多相关《用于奇偶共享数据编码的系统及方法（6页珍藏版）》请在金锄头文库上搜索。
1、用于奇偶共享数据编码的系统及方法专利名称：用于奇偶共享数据编码的系统及方法技术领域：本发明涉及用于数据处理的系统及方法，且更特定来说涉及用于数据解码的系统及方法。背景技术：各种存储系统包括以数据解码电路实施的数据处理电路。在一些情况下，数据解码电路对包括若干个奇偶位的非常大的码字进行操作。使用越来越大的码字来实现增加的数据处理性能是有利的。然而，此些大码字需要大且复杂的数据解码电路。此些大且复杂的数据解码电路需要显著的裸片面积及电力。用以处置此情形的种方法是从连结在一起的若干个较小码字制成非常大的码字。此些较小码字允许减小数据解码电路所需的大小及电，但随之而来的是处理性能的对应减小。因此，至少
2、出于前述原因，此项技术中需要用于数据处理的先进系统及方法。发明内容本发明涉及用于数据处理的系统及方法，且更特定来说涉及用于数据解码的系统及方法。本发明的各种实施例提供低密度奇偶校验编码系统。此些编码系统包括低密度奇偶校验编码器电路及组合电路。所述低密度奇偶校验编码器电路可操作以编码第一数据集合以产生第一经低密度奇偶校验经编码子码字，且编码第二数据集合以产生第二经低密度奇偶校验经编码子码字。所述组合电路可操作以通过以数学方式组合至少所述第一经低密度奇偶校验经编码子码字与所述第二经低密度奇偶校验经编码子码字来产生复合低密度奇偶校验子码字；且将至少所述第一经低密度奇偶校验经编码子码字与所述复合低密度
3、奇偶校验子码字组合成总码字。在前述实施例的一些实例中，产生复合低密度奇偶校验子码字包括在逐位基础上执行所述第一经低密度奇偶校验经编码子码字与所述第二经低密度奇偶校验经编码子码字的模2数学过程以产生所述复合低密度奇偶校验子码字。在前述实施例的各种实例中，以数学方式组合至少所述第一经低密度奇偶校验经编码子码字与所述第二经低密度奇偶校验经编码子码字以产生有效低密度奇偶校验码字。在前述实施例的个或个以上实例中，所述复合低密度奇偶校验子码字、所述第一经低密度奇偶校验经编码子码字及所述第经低密度奇偶校验经编码子码字全部可使用相同低密度奇偶校验解码算法来解码。本发明的其它实施例提供用于编码数据的方法。所述方
4、法包括使用低密度奇偶校验编码算法编码第一数据集合以产生第一经低密度奇偶校验经编码子码字；使用低密度奇偶校验编码算法编码第二数据集合以产生第二经低密度奇偶校验经编码子码字；至少部分地基于所述第一经低密度奇偶校验经编码子码字及所述第二经低密度奇偶校验经编码子码字来以数学方式计算复合低密度奇偶校验子码字；及将至少所述第一经低密度奇偶校验经编码子码字与所述复合低密度奇偶校验子码字组合成总码字。在一些情况下，以数学方式计算所述复合低密度奇偶校验子码字包括在逐位基础上执行所述第一经低密度奇偶校验经编码子码字与所述第二经低密度奇偶校验经编码子码字的模2组合。在各种情况下，以数学方式计算所述复合低密度奇偶校验
5、子码字产生有效低密度奇偶校验码字。在一个或个以上情况下，所述复合低密度奇偶校验子码字、所述第一经低密度奇偶校验经编码子码字及所述第二经低密度奇偶校验经编码子码字全部可使用相同低密度奇偶校验解码算法来解码。本发明的各种实施例提供包括数据检测器电路、数据解码器电路及处理电路的数据处理系统。所述数据检测器电路可操作以将数据检测算法应用于数据集合以产生经检测输出。所述数据集合包括至少第一经编码子码字及复合子码字。所述数据解码器电路可操作以将数据解码算法应用于所述经编码子码字以产生第一经解码输出，且将所述数据解码算法应用于所述复合子码字以产生第二经解码输出。所述处理电路可操作以从包括所述第一经编码子码字
6、及所述复合子码字的数据的组合重构第二经编码子码字；且至少部分地基于所述第一经编码子码字、所述第二经编码子码字及所述复合子码字的组合来校正所述第一经编码子码字及所述第二经编码子码字中的一者中的错误。在前述实施例的一些实例中，所述数据处理系统实施为存储装置或接收装置的部分。在一些情况下，所述存储装置为基于磁盘的存储装置。在其它情况下，所述存储装置为固态存储装置。在前述实施例的各种实例中，所述数据处理系统实施为集成电路的部分。在前述实施例的个或个以上实例中，所述数据检测算法为最大后验数据检测算法。在其它实例中，所述数据检测算法为维特比检测算法。在前述实施例的一些实例中，所述数据解码算法为低密度奇偶校
7、验算法。在前述实施例的一些实例中，所述复合码字为至少所述第一经编码子码字与所述第二经编码子码字的数学組合。在前述实施例的特定实例中，所述复合码字为至少所述第一经编码子码字与所述第二经编码子码字的模2组合。在一些情况下，从包括所述第经编码子码字及所述复合子码字的数据的所述组合重构所述第二经编码子码字包括反演至少所述第一经编码子码字与所述第二经编码子码字的所述数学組合。在特定情况下，至少部分地基于所述第一经编码子码字、所述第二经编码子码字及所述复合子码字的组合校正所述第一经编码子码字及所述第二经编码子码字中的一者中的所述错误包括修改所述第一经编码子码字及所述第二经编码子码字中的一者的元素，使得至少
8、所述第一经编码子码字与所述第二经编码子码字的所述数学组合产生正确的数学关系。在一些情况下，所述数据解码器电路包括第一解码电路，其可操作以将所述数据解码算法应用于所述经编码子码字以产生所述第一经解码输出；及第二解码电路，其可操作以将所述数据解码算法应用于所述复合子码字以产生所述第二经解码输出。在其它情况下，所述数据解码器电路包括解码电路，所述解码电路可操作以在第一时间周期期间将所述数据解码算法应用于所述经编码子码字以产生所述第一经解码输出，且在第二时间周期期间将所述数据解码算法应用于所述复合子码字以产生所述第二经解码输出。本发明的其它实施例提供用于数据处理的方法。所述方法包括接收包括至少第一经编
9、码子码字及复合子码字的数据集合。通过数据检测器电路对所述数据集合执行数据检测算法以产生经检测输出。对从所述经检测输出导出的第二数据集合执行数据解码算法以产生对应于所述第一经编码子码字的第一经解码输出，且对从所述经检测输出导出的第三数据集合执行所述数据解码算法以产生对应于所述复合子码字的第二经解码输出。从包括所述第二经解码输出及所述第一经解码输出的数据的组合重构第二经编码子码字，且至少部分地基于所述第一经编码子码字、所述第二经编码子码字及所述复合子码字的组合来校正所述第一经解码输出及所述第二经解码输出中的一者中的错误。在一些情况下，所述复合码字为至少所述第一经编码子码字与所述第二经编码子码字的数
10、学組合。在各种情况下，从包括所述第二经解码输出及所述第一经解码输出的数据的所述组合重构所述第二经编码子码字包括反演至少所述第一经编码子码字与所述第二经编码子码字的所述数学组合。在些此类情况下，至少部分地基于所述第一经编码子码字、所述第二经编码子码字及所述复合子码字的所述组合来校正所述第一经解码输出及所述第二经解码输出中的一者中的所述错误包括修改所述第一经编码子码字及所述第二经编码子码字中的一者的元素，使得至少所述第一经编码子码字与所述第二经编码子码字的所述数学组合产生正确的数学关系。此发明内容仅提供对本发明的一些实施例的一般概述。依据以下详细说明、所附权利要求书及附图，本发明的许多其它目标、特
11、征、优点及其它实施例将变得更加显而易见。可通过參考在说明书的其余部分中描述的图来认识对本发明的各种实施例的进一歩理解。在所述图中，在所有数个图中使用相同參考编号来指代类似组件。在一些实例中，由小写字母组成的子标签与表示多个类似组件中的一者的參考编号相关联。当在未规定现有子标签的情况下參考參考编号时，其既定指代所有此类多个类似组件。图1展示包括根据本发明的个或个以上实施例的共享奇偶数据解码电路的数据处理电路；图2以图形方式描绘用于产生可相对于本发明的实施例使用的共享奇偶码字的过程；图3展示基于磁盘的存储装置，其包括具有根据本发明的个或个以上实施例的共享奇偶数据解码电路的读取通道；图4展示固态存储
12、装置，其包括具有根据本发明的个或个以上实施例的共享奇偶数据解码电路的快闪存取控制器；图5展示数据传输系统，其包括具有根据本发明的一些实施例的共享奇偶数据解码电路的接收器；图6是展示根据本发明的各种实施例的共享奇偶码字处理的方法的流程图；图7描绘根据本发明的一些实施例的共享奇偶码字编码电路；及图8是展示根据本发明的个或个以上实施例的用于编码共享奇偶码字的方法的流程图。具体实施例方式本发明涉及用于数据处理的系统及方法，且更特定来说涉及用于数据解码的系统及方法。本发明的各种实施例提供用于数据处理的系统及方法。此些系统及方法可依赖于在若干个子码字之间共享奇偶的总码字。此方法允许增强的数据处理性能，其中
13、所述总码字的错误校正能力大于任何一个子码字，同时允许减小的电路大小及电力。在本发明的一些实施例中，通过聚合若干个子码字且将所述若干个子码字中的一者编码为包括表示跨越多个子码字的处理的奇偶来形成共享奇偶子码字。在个或个以上子码字的数据解码未能会聚的情况下，可使用并入有来自(跨越)子码字的奇偶的子码字来再生原本非会聚子码字。在一些情况下，两个或两个以上子码字可由共用数据解码器电路在进步减小电路大小的时间共享方法中处理。翻到图1，其展示包括共享奇偶数据解码电路170的数据处理电路100，共享奇偶数据解码电路170根据本发明的个或个以上实施例可操作以解码共享奇偶码字。数据处理电路100包括接收模拟信号
14、105的模拟前端电路110。模拟前端电路110处理模拟信号105且将经处理模拟信号112提供到模/数转换器电路114。模拟前端电路110可包括但不限于如此项技术中已知的模拟滤波器及放大器电路。基于本文中所提供的掲示内容，所属领域的技术人员将认识到可作为模拟前端电路110的部分包括的各种电路。在些情况下，从相对于存储媒体(未展示)安置的读取/写入头组合件(未展示)导出模拟信号105。在其它情况下，从可操作以从传输媒体(未展示)接收信号的接收器电路(未展示)导出模拟信号105。所述传输媒体可为有线或无线的。基于本文中所提供的掲示内容，所属领域的技术人员将认识到可从其导出模拟输入105的各种源。模/
15、数转换器电路114将经处理模拟信号112转换成一系列对应数字样本116。模/数转换器电路114可为此项技术中已知的能够产生对应于模拟输入信号的数字样本的任何电路。基于本文中所提供的掲示内容，所属领域的技术人员将认识到可相对于本发明的不同实施例使用的各种摸/数转换器电路。将数字样本116提供到均衡器电路120。均衡器电路120将均衡算法应用于数字样本116以产生经均衡输出125。在本发明的一些实施例中，均衡器电路120为如此项技术中已知的数字有限脉冲响应滤波器电路。在一些情况下，均衡器120包括用以维持个或个以上码字的充足存储量，直到数据检测器电路130可供用于处理。可能直接从(举例来说)固态存
16、储系统中的存储装置接收经均衡输出125。在此些情况下，可在将数据作为数字数据输入接收的情况下消除模拟前端电路110、模/数转换器电路114及均衡器电路120。数据检测器电路130可操作以将数据检测算法应用于所接收码字或数据集合，且在一些情况下数据检测器电路130可并行处理两个或两个以上码字。在本发明的一些实施例中，数据检测器电路130为如此项技术中已知的维特比算法数据检测器电路。在本发明的其它实施例中，数据检测器电路130为如此项技术中已知的最大后验数据检测器电路。值得注意的是，一般短语“维特比数据检测算法”或“维特比算法数据检测器电路”以其最宽广意义使用以意指任何维特比检测算法或维特比算法检测器电路或其变化形式，包括但不限于双向维特比检测算法或双向维特比算法检测器电路。此外，一般短语“最大后验数据检测算法”或“最大后验数据检测器电路”以其最宽广意义使用以意指任何最大后验检测算法或检测器电路或其变化形式，包括但不限于经简化最大后验数据检测算法及最大对数最大后验数据检测算法或对应检测器电
