《电工电子技术课件 10》由会员分享，可在线阅读，更多相关《电工电子技术课件 10（93页珍藏版）》请在金锄头文库上搜索。
1、电工电子技术电工电子技术第一篇第一篇电工电子技术电工电子技术首首 页页学习目的与要求学习目的与要求 了解基本触发器的功能及其分析方法；熟悉RS触发器、D触发器、JK触发器、T触发器等的工作原理及逻辑功能，理解触发器的的记忆作用，掌握各种触发器功能的四种描述方法；熟悉时序逻辑电路的基本分析方法和步骤；理解同步、异步时序逻辑电路的特点；掌握计数器、寄存器的概念和功能，熟悉它们的分析方法。 电工电子技术电工电子技术首首 页页10.1 触发器触发器 时序逻辑电路与组合逻辑电路并驾齐驱，是数字电路两大重要分支之一。时序逻辑电路的显著特点是：电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路原来
2、的状态有关。因此，时序电路必须含有具有记忆功能的存储器件。 门电路是组合逻辑电路的基本单元，时序逻辑电路的基本单元则是我们本章要重点介绍的触发器。触发器具有记忆功能，可用来保存二进制信息。 由于触发器是时序逻辑电路的基本单元，因此它在时序逻辑电路中必不可少，有些类型的时序逻辑电路除了触发器，还含有一些组合逻辑门。本章介绍的计数器、寄存器与移位寄存器是时序逻辑电路的具体应用。电工电子技术电工电子技术首首 页页 触发器是可以记忆1位二值信号的逻辑电路部件。根据逻辑功能的不同，触发器可以分为RS触发器、JK触发器、D触发器、T和T触发器。 基本RS触发器是任何结构复杂的触发器必须包含的一个最基础的组
3、成单元，它可以由两个与非门或两个或非门交叉连接构成。例如由两个与非门构成的RS触发器：1. 基本RS触发器&Q QRSQ Q门1&门2正常情况下，两个输出端子应保持互非互非互非互非状态。一对互非的输入端子字母上面横杠表示低电平有效低电平有效低电平有效低电平有效触发器的两个稳定状态：输出端Q=1时，触发器为1 1态；输出端Q=0时，触发器处0 0态。电工电子技术电工电子技术首首 页页(1)基本RS触发器的工作原理&Q QRSQ Q门1&门20 0次态Q n+1=0, Q n+1=1 1 11 11 11 10 0触发器触发器现态Q Qn n=1=1，R R=0, =0, S S=1=1有0出1全
4、1出00 0触发器触发器现态Q Qn n=0=0，R R=0, =0, S S=1=1次态Q n+1=0, Q n+1=1 触发器状态由1变为0，置0功能！触发器状态不变，仍为置0功能！1归纳：归纳：基本的RS触发器的两个与非门通过反馈线交叉组合在一起。只要两个输入端状态不同且输入端R=0 0，无论输出现态如何，次态总是为0 0，因此通常把R称作清零端清零端。电工电子技术电工电子技术首首 页页(1)基本RS触发器的工作原理&Q QRSQ Q门1&门21 1次态Q n+1=1, Q n+1=0 0 00 00 01 11 1触发器触发器现态Q Qn n=0=0，R R=1, =1, S S=0=
5、0有0出1全1出01 1触发器触发器现态Q Qn n=1=1，R R=1, =1, S S=0=0次态Q n+1=1, Q n+1=0 触发器状态由0 0变为1 1，置1功能！触发器状态不变，仍为置1功能！2归纳：归纳：只要基本RS触发器的两个输入端状态不同且输入端S=0 0处低电平有效态，无论输出现态如何，次态总是为1 1，因此通常把S称作置置1 1端端。电工电子技术电工电子技术首首 页页(1)基本RS触发器的工作原理&Q QRSQ Q门1&门21 1次态Q n+1=0, Q n+1=1 1 10 01 10 00 0触发器触发器现态Q Qn n=0=0，R R=1, =1, S S=1=1
6、全1出0有0出11 1触发器触发器现态Q Qn n=1=1，R R=1, =1, S S=1=1次态Q n+1=1, Q n+1=0 触发器状态不变，保持功能！触发器状态不变，保持功能！3归纳：归纳：当基本RS触发器的两输入端状态相同均为1 1时，都处无效状态。输出不会发生改变，继续保持原来的状态。因此在两个输入端同时为高电平时触发器起保持功能保持功能。1 11 11 1全1出00 00 0有0出1电工电子技术电工电子技术首首 页页(1)基本RS触发器的工作原理&Q QRSQ Q门1&门20 0次态Q n+1=1, Q n+1=1 0 00 01 11 1触发器触发器现态Q Qn n=0=0，
7、R R=0, =0, S S=0=0有0出1 触发器的两个互非输出端出现相同的逻辑混乱情况，显然这是触发器正常工作条件下不允许发生的，因此必须加以防范。4归纳：归纳：当基本RS触发器的两输入状态相同均为0 0时，都处有效状态，此时互非输出无法正确选择指令而发生逻辑混乱。我们把两输入同时为0 0的状态称为禁止态禁止态，电路正常工作时不允许此情况发生。有0出1电工电子技术电工电子技术首首 页页(2)基本RS触发器逻辑功能的描述 触发器的逻辑功能通常可用特征方程、状态图、真值表和波形图进行描述。 特征方程S + R= 1(约束条件) 由于基本RS触发器不允许输入同时为低电平，所以加一约束条件。Q n
8、+1 = S + R Q n 状态图0 01 1触发器的“0 0”态触发器的“1 1”态 状态图可直观反映出触发器状态转换条件与状态转换结果之间的关系，是时序逻辑电路分析中的重要工具之一。电工电子技术电工电子技术首首 页页 功能真值表 功能真值表以表格的形式反映了触发器从现态Qn向次态Qn+1转移的规律。这种方法很适合在时序逻辑电路的分析中使用。Q Q n+1n+10 0 0禁止态禁止态0 0 1禁止态禁止态0 1 00 0 “置置0”0 1 10 0 “置置0”1 0 01 1 “置置1”1 0 11 1 “置置1”1 1 00 0 保持保持1 1 11 1 保持保持电工电子技术电工电子技术
9、首首 页页 时序波形图 反映触发器输入信号取值和状态之间对应关系的线段图形称为时序波形图时序波形图。置置0置置置置1 1置置置置1 1禁止禁止禁止禁止保持保持置置置置1 1置置置置1 1QQ不定不定不定不定电工电子技术电工电子技术首首 页页 在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。常用的集成RS触发器芯片有74LS279和CC4044等。下图为它们的管脚排列图：基本RS触发器的逻辑电路图符号 16 15 14 13 12 11 10 974LS279 1 2 3 4 5 6 7 8VCC 4S 4R 4Q 3SA 3SB 3R 3Q1R
10、1 SA 1SB 1Q 2R 2S 2Q GND 16 15 14 13 12 11 10 9CC4044 1 2 3 4 5 6 7 8VDD 4S 4R 1Q 2R 2S 3Q 2Q4Q NC 1S 1R EN 1R 1S VSSS RS RQ Q电工电子技术电工电子技术首首 页页 具有时钟脉冲控制端的RS触发器称为钟控RS触发器，也称同步RS触发器。钟控RS触发器的状态变化不仅取决于输入信号的变化，还受时钟脉冲CP的控制。2. 钟控RS触发器(1)钟控RS触发器的结构组成及工作原理&门2门1门1和门2构成基本的RS触发器SDRD&门3&门4直接置“0 0”端直接置“1 1”端门3和门4构
11、成RS引导触发器R RS S置“0 0”输入端高电平高电平有效置“1 1”输入端高电平高电平有效CPCPQ QQ Q CP端子称为时钟脉冲控制端。CP=0时无论RS 何态，触发器均保持原态；CP=1时触发器输出状态由R和S状态决定。电工电子技术电工电子技术首首 页页钟控RS触发器的工作原理CPCP当时钟脉冲CP=0 0时的情况：1 设触发器现态Qn=0，Qn=1。正常情况下，直接置0、置1端悬空为“1 1”。&门2门1SDRD&门3&门4RSQQ0 00 01 1门3和门4因CP=0而有0出11 11 11 11 10 0门1有0出11 10 01 1门2全1出0触发器次态Qn+1=0，Qn+
12、1=1触发器状态不变，保持功能！电工电子技术电工电子技术首首 页页钟控RS触发器的工作原理当时钟脉冲CP=0 0时的情况：1CPCP&门2门1SDRD&门3&门4RSQQ0 0若触发器现态Qn=1，Qn=0时：1 10 01 10 0门3和门4仍因CP=0而有0出11 11 11 11 1门1全1出00 01 10 0门2有0出1触发器次态Qn+1=1，Qn+1=0触发器状态不变，保持功能！归纳：归纳：当钟控RS触发器的时钟脉冲控制端状态为低电平“0 0”时，无论两输入状态或输出现态如何，触发器均保持原来的状态不变！换句话说：在CP=0期间钟控RS触发器不能被触发，因此状态无法改变，为保持功能
13、保持功能。1 1电工电子技术电工电子技术首首 页页钟控RS触发器的工作原理时钟脉冲CP=1 1时的情况：2CPCP&门2门1SDRD&门3&门4RSQQ1 11 10 01 10 0此时门3有0出11 11 11 10 0门1全1出00 01 1触发器次态Qn+1=1，Qn+1=0触发器状态不变，置1功能！1 10 01 1门4全1出01)当输入R=0，S=1时设触发器现态Qn=1，Qn=0门2有0出1电工电子技术电工电子技术首首 页页钟控RS触发器的工作原理时钟脉冲CP=1 1时的情况：2CPCP&门2门1SDRD&门3&门4RSQQ1 10 01 10 01 1此时门3有0出11 11 1
14、1 10 0门1全1出00 01 1门2有0出1触发器次态Qn+1=1，Qn+1=0触发器状态由0翻转为1，置1功能！归纳：归纳：当时钟脉冲控制端状态为高电平“1 1”时，电路被触发，输出次态随着两输入状态及输出现态发生改变。此时只要输入R=0、S=1，无论输出现态如何，钟控RS触发器均为置置1 1功能功能。为此把S称为置1端，高电平有效。1 10 01 1门4全1出01)当输入R=0，S=1时设触发器现态Qn=0，Qn=1电工电子技术电工电子技术首首 页页钟控RS触发器的工作原理时钟脉冲CP=1 1时的情况：2CPCP&门2门1SDRD&门3&门4RSQQ1 11 10 01 10 0此时门
15、4有0出11 11 10 01 1门2全1出01 10 0触发器次态Qn+1=0，Qn+1=1触发器状态由1改变为0，置0功能！1 11 10 0门3全1出02)当输入R=1，S=0时设触发器现态Qn=1，Qn=0门1有0出1电工电子技术电工电子技术首首 页页钟控RS触发器的工作原理时钟脉冲CP=1 1时的情况：2归纳：归纳：当时钟脉冲控制端状态为高电平“1 1”时，电路被触发，输出次态随着两输入状态及输出现态发生改变。此时只要输入R=1、S=0，无论输出现态如何，钟控RS触发器均为置置0 0功能功能。为此把R称为置0端，高电平有效。CPCP&门2门1SDRD&门3&门4RSQQ1 10 01
16、 10 01 1此时门4有0出11 11 10 01 1门2全1出01 10 0触发器次态Qn+1=0，Qn+1=1触发器状态不变，仍为置0功能！1 11 10 0门3全1出02)当输入R=1，S=0时设触发器现态Qn=0，Qn=1门1有0出1电工电子技术电工电子技术首首 页页钟控RS触发器的工作原理时钟脉冲CP=1 1时的情况：2CPCP&门2门1SDRD&门3&门4RSQQ1 11 10 01 10 0此时门4有0出11 11 11 11 1门2有0出10 01 1触发器次态Qn+1=1，Qn+1=0触发器状态不变，保持功能！0 00 00 0门3也是有0出13)当输入R=0，S=0时设触发器现态Qn=1，Qn=0门1全1出01 1电工电子技术电工电子技术首首 页页钟控RS触发器的工作原理时钟脉冲CP=1 1时的情况：2CPCP&门2门1SDRD&门3&门4RSQQ1 10 01 10 01 1此时门4有0出11 11 11 11 1门2全1出01 10 0触发器次态Qn+1=0，Qn+1=1触发器状态不变，保持功能！1 10 00 0门3也是有0出13)当输入R=0，S=0时设触
