《自-基于TMS320VC5416的多功能视频采集处理和显示系统》由会员分享，可在线阅读，更多相关《自-基于TMS320VC5416的多功能视频采集处理和显示系统（9页珍藏版）》请在金锄头文库上搜索。
1、基于TMS320516的多功能视频采集处理和显示系统参赛队员名单: 杜冰李强 高庆 代少升指导教师： 罗 钧参赛单位和邮编:重庆大学光电工程学院电子邮件地址: 参赛类型: 系统设计(包括相应的软件和算法）摘要:本文介绍了基于DSP的多功能视频采集处理和显示系统。详细论述了视频采集、图像处理、大容量数据存储、数据显示模块的构成和功能。本系统功能完备，能实现实时的视频采集,图像处理以及大容量存储和显示的功能。关键字:TMS0VC54 视频采集 图像处理海量存储 L 引 言随着科学技术的高速发展，图像数字化处理在军事、科研、工农业生产、医疗卫生等领域的应用越来越广泛。现有常见的图象采集处理系统，如数
2、码相机，往往没有高速、大容量的存储设备,而在高速图象采集存储系统中，数据存储是一项关键技术，采用高速硬盘直接数据存储具有明显的优势。在DSP系统中 ,引入硬盘充当数据存储体 ,存储量大 ,存储速度高,具有体积小,成本低的优点。因此，我们提出一种高速采集和海量存储相结合的多功能视频采集处理显示系统。本系统具有如下特点：1. 可以实现单帧和连续多帧的视频采集2. 可以通过接口与P进行通讯3. 可以进行图象的浏览和处理4. 可以实现海量存储系统组成框图如下所示:液晶显示硬盘11S图象传感器TMS320VC5416 图1 系统框图一系统工作原理:本系统由视频采集模块，DSP处理模块,大容量存储器模块，
3、液晶显示模块等组成。上电后，系统初始化，确定视频解码芯片的工作模式,DP复位,将外部LASH存储器中的程序引导入其内部程序存储器中。摄象头将复合视频信号送视频解码芯片中，视频解码芯片按设定的模式将复合视频信号进行解码,输出需要的Y 422的数字视频信号，由PL将输出的YUV 42的数字信号按像素逐个存入RAM中，当一帧图象存完后通知S读取，DSP收到此信号后,将一帧图象从SRAM中读出,写入外接大容量存储器中,并送液晶显示模块进行显示。在系统中留有与上位机通信的接口。二系统的构成:1 视频采集模块：11 视频采集芯片（SA111)： PHILIS公司的可编程视频解码器A7111,采用MOS工艺
4、,通过简单的I2C总线编程,可设定SAA711的工作模式和读取其状态。S111内部具有抗混叠滤波器、四路模拟输入,可编程选择四路视频输入中的一路或两路组成不同的工作模式，可进行静态增益控制或自动增益控制;支持U 422、CCI 5（8位)、RGB888等多种图像输出模式;自动检测50Hz或60Hz的场频,并且在AL和NS格式之间自动切换；F（场同步）信号、HRE(行同步)信号、T0(奇偶场）信号和LLC(像素时钟)信号都有管脚直接引出，省去以往时钟同步电路的设计,简化了接口电路,提高系统可靠性。视频转换接口主要根据SAA7111输出的同步脉冲产生帧存器的地址信号和读写、片选等控制信号。SAA1
5、1输出时钟信号包括LC和LL2,其中LLC2为像素时钟频率13MH，用来同步整个采集系统;输出的F的高电平表示一行有效像素,为20个L2周期;输出的VEF的低电平表示场消隐信号，为2行，高电平为有效图像信号,单场为286行;DD=1为奇数场，OD=0为偶数场;输入信号FI#=0,允许数据输出,FI#=，三态隔离。图2 一行图像采集时的同步信号时序图。12 视频采集电路框图:/WELLC2存储器(HM628128)CPLD（EPM7128SLC84）视频解码芯片（SAA7111）RTS0/OE/CS1HREFCS2VREFD015VPO015 图3视频采集电路框图13 视频采集电路工作原理:视频
6、采集模块负责将摄像机的模拟视频信号转换成V 42的数字视频信号，并将图像逐帧存入RAM中,通知SP读取。在采集的过程中，视频解码芯片输出的YUV信号、VREF(场同步）信号、HREF（行同步）信号、TS0（奇偶场）信号和LLC2(像素时钟）信号都与PD相连，当RTS01，REF=1,HR=1或 当RT00，VE1，HEF=时,对像素时钟LC信号进行计数,取一帧图像中320240的一块。PL除了完成上述工作外，还要产生SRAM的地址、读写、选通等信号。因此,在CPL中构造了一个7位计数器,以像素时钟LC2信号为计数脉冲，其输出即产生RM的地址信号。SR的读写、选通信号可直接由LLC2信号及其取反
7、后的信号组成。 1. 视频采集模块PLD原理框图： 图 视频采集C原理框图.DSP处理模块MS320VC41是基于TM32C5x系列的16位定点数字处理芯片。应用一种高性能修正哈弗体系结构,并具有该结构专用的指令集,保证了其具有强大的运算能力、高度的并行性和良好的灵活性。程序与数据分开存放,内部具有8条高速并行的总线。片上集成有128K字的数据存储器和16字的程序存储器以及专门用途的的硬件逻辑，并配备有功能强大的指令系统,能够保证其具有强大的运算能力、高度的并行性和广泛的应用性。同时还集成有D控制器、主机接口(PI)、中断选择器等外设能够方便快速地同外部设备进行数据交换。再加上采用模块化的设计
8、以及先进的集成工艺,芯片的功耗小，成本低，自推出以来得到广泛的应用。该模块负责将SRAM中的图象数据写入存储器中,并且能够对采集的图象数据按要求进行处理，如图象增强、锐化、柔化、伪彩色等处理。我们将编制的DS程序写入外部EPROM中，以8位并行引导方式将程序导入DSP内部程序存储器，自动开始运行，等待CD将一帧图像写入SR,写完一帧图像后,PD会发一个脉冲给SP，SP收到后从SR中将这一帧图像写入存储器中。按照用户要求执行相应的图像处理程序，图像处理完后,结果送液晶显示器显示。该模块的电路图如图5所示。 图5 DS处理模块电路图3 海量存储模块该模块是选用了具有DE接口的硬盘完成图象数据的海量
9、存储。由于PIO模式控制相对容易，提供了一种编程控制输入输出的快速传递方式,该模式采用了高速数据块/O，以扇区为单位，用中断请求方式与DS进行批量数据交换。3IE接口 ID接口和硬盘控制硬盘控制器一般采用DE接口。这是一种系统级接口,采用40芯扁平电缆连接。的接口信号线有:0DD1(驱动器数据总线)；DADA2(驱动器地址总线）;IOR(驱动器/O读);IOW(驱动器I/写)；R(驱动器中断);ORD(驱动器I/通道就绪）;DAQ(DM请求);DAK(DM确认);EET（驱动器复位)等。 硬盘I是系统级接口,自带扇区缓存,数据按扇区成块读写。主机对硬盘的控制是通过读写一组寄存器来实现的。硬盘控
10、制器的操作命令称为设备控制块DCB(dvice trollg blok),DC按一定的格式组织,由6个字节构成。 硬盘的寻址方式有两种:CH（柱面/头/扇区) 和BA(逻辑块)。其中A方式被大多数的实际使用的硬盘所支持,而且更易用,在这种方式下能够处理更多的硬盘空间,所以我们使用了LBA方式。.2硬盘和DSP的硬件介绍 E接口的数据线与DSP的数据线直接相连，地址线连到SP的低位地址线上,其控制信号线由CPL(EPM728C8-5)生成。如图所示。3.控制硬盘读写操作IDE接口是一种任务寄存器结构的接口,所有输入输出操作均通过对相应的寄存器的读/写来完成的。采用I模式写盘软件流程如下图所示:T
11、MS320VC5416SN74LVTH16245CPLDEPM7128SLC84-15硬盘DD15:0读写控制DA2:0A2:0数据总线图6硬盘和DSP接口框图初始化 读主状态寄存器检测控制器空闲且有数据请求求设置数据传输模式及块的大小送写预补偿扇区数开始扇区号命令等参数读主状态寄存器检测控制器空闲就绪连续传送一块数据结束超时置超时结束超时置超时结束YNYYNY 图7硬盘读写软件流程图 液晶显示模块41 液晶简介该模块使用5.7英寸的液晶显示屏L07Q3DC显示采集的视频。LQ07DC0是夏普公司生产的彩色反射型有源矩阵式TF型液晶模块。它的接口方式为18位数字接口（R,G，B各6位),以及
12、4位控制信号:HSYNC,YNC，C，ENA,分别为水平同步,垂直同步,时钟信号和使能信号。它支持VA和QVGA两种显示方式,在本设计中，采用QVGA方式。其时序图如下所示 图 液晶时序图2 CPD和VH简介 PLD（ComplexPrgammble Logc Devie）是大规模可编程逻辑器件，是一种数字集成电路的半成品，在其芯片上按一定排列方式集成了大量的门电路和触发器等基本逻辑元件，使用者可利用开发工具对其进行编程，使之完成某个逻辑电路或系统功能,成为一个可在实际电子系统中使用的专用集成电路。 本模块设计采用EPM728LC15,它属于Alra 公司AX700S系列，有250个可使用门,
13、128个宏单元,8个逻辑块。可通过内建的JTG接口进行在系统编程。 随着EDA技术的发展,使用硬件语言设计L/PGA/CPL已经成为一种趋势。目前最主要的硬件描述语言是 VHL（Ver High Spe tegredCircui ardware Descption)和Verilog HL。VHL主要用于描述数字系统的结构，行为,功能和接口。它具有很强的行为描述能力,丰富的仿真语句和库函数，对设计的描述具有相对独立性。MXLUSI是ALTEA公司开发的可编程逻辑器件开发软件。可通过图形，文本2种方法编辑，支持AHDL,VHDL,VeriogHDL语言。可进行时序分析,功能仿真和波形分析。本模块采用VHL语言设计，在MAXPUSII软件中编译，仿真。4. 液晶控制器介绍 本模块系统由3部分组成:液晶行场时序及控制信号产生模块FAMNING_TES3，地址计数器地址信号产生模块UN12K320_CLR，数据输入模块SHIFT_3X5_8。如图9所示。 图9
