《第6章节80C51并行扩展》由会员分享，可在线阅读，更多相关《第6章节80C51并行扩展（15页珍藏版）》请在金锄头文库上搜索。
1、80C51单片机实用教程,基于Keil C和Proteus,高等教育出版社同名教材配套电子教案,张志良主编 Email：,双解汇编和C51两种程序 每条指令/语句均给出注释 编入36例Proteus仿真实验 免费下载配套仿真实验文件 习题和复习思考题都有解答 最大特点是便于理解和自学,第6章 80C51并行扩展,80C51单片机实用教程基于Keil C和Proteus,配套Proteus虚拟仿真36例目录（免费下载）,对照书中程序，演示运行理解，增强教学效果,第6章 80C51并行扩展,80C51系列单片机有很强的外部扩展能力 外部扩展可分为并行扩展和串行扩展两大形式 早期的单片机应用系统以采
2、用并行扩展为多 近期的单片机应用系统以采用串行扩展为多 外部扩展器件可有ROM、RAM、I/O口和其他一些功能器件 扩展器件大多是一些常规芯片，有典型的扩展应用电路 用户很容易根据规范化电路来构成能满足要求的应用系统,6.1 并行扩展慨述,数据传送:由数据线DB（D0D7）完成；,交互握手:由控制线CB（PSEN、WR、RD、ALE、EA）完成。,单元寻址:由地址线AB（A0A15）完成；,6.1.1 并行扩展连结方式, 并行扩展总线组成, 地址总线（AB）：A0A15，共16位 低8位地址线由P0口提供，锁存器锁存后输出 高8位地址线由P2口提供 数据总线（DB）：由P0口提供，宽度8位 控
3、制总线（CB） ALE：用于锁存P0口输出的低8位地址信号 与地址锁存器门控端G连接。 PSEN：用于外ROM读选通控制 与外ROM输出允许端OE连接。 EA：用于选择读内/外ROM EA=1，读内ROM；当EA=0，读外ROM。 RD：用于读外RAM选通，与外RAM读允许端OE连接。 WR：用于写外RAM选通，与外RAM写允许端WE连接。 P2.x：用于片选控制，一般由P2口高位地址线担任 与扩展器件片选端CE连接。,低位地址线A0A10实现片内寻址。 高位地址线A11A13实现片选 （A11A13中只允许有一根为低电平， 另二根必须为高电平，否则出错）。 无关位A14、A15可任取，一般取
4、“1”。, 线选法,缺点：芯片地址空间不连续； 存在地址重叠现象。,线选法优点：连接简单；,适用于扩展存储容量较小的场合。,存储器内存储单元的子地址，由与存储器地址线直接连接的低位地址线确定； 存储器的芯片地址由高位地址线产生的片选信号确定。,6.1.2 并行扩展寻址方式,表6-1 线选法三片存储器芯片地址分配表,通过译码器将高位地址线译码转换为片选信号 2条地址线能译成4种片选信号，对应的译码芯片为74139（双2-4译码器） 3条地址线能译成8种片选信号，对应的译码芯片为74138（3-8译码器） 4条地址线能译成16种片选信号，所对应的译码芯片为74154（4-16译码器） 74138
5、简介：C、B、A为地址线输入端，C是高位 Y0、Y1、Y2、Y7为译码状态信号输出端 8种状态中只会有一种有效，取决于CBA编码 G1、G2A、G2B为控制端，同时有效时，74138被选通工作, 译码法,图6-3 74138引脚图,表6-2 74138真值表,图6-4 用全译码方式实现片选,6.2 并行扩展外ROM, 地址线： 低8位地址：由80C51 P0.0P0.7与74373 D0D7连接，ALE有效时， 74373锁存该低8位地址，并从Q0Q7输出，与EPROM芯片低8位地址A0A7相接。 高位地址： 视EPROM芯片容量大小。2764需5位，P2.0P2.4与2764 A8A12相连
6、； 27128需6位，P2.0P2.5与27128 A8A13相连。, 数据线：由80C51地址/数据复用总线P0.0P0.7直接与EPROM数据线D0D7相连。, 输出允许：EPROM的输出允许端 直接与80C51 相连，80C51的 信号 正好用于控制EPROM 端。, ：有内ROM并且使用时， 接VCC；无内ROM或仅使用外ROM时， 接地。, 控制线： ALE：80C51 ALE端与74373门控端G相连，专用于锁存低8位地址。 片选端：由于只扩展一片EPROM，因此一般不用片选，EPROM片选端 直接接地。,图6-5 2764与80C51典型连接电路,图6-6 27128与80C51
7、典型连接电路, 地址线、数据线仍按80C51一般扩展ROM时方式连接， 高位地址线视RAM芯片容量，6116需3根，6264需5根。 片选线一般由80C51高位地址线控制，并决定RAM的口地址。 6264有2个片选端只须用其一个，一般用 ，CE2直接接VCC。 按图7-5，6116的地址范围是7800H7FFFH； 按图7-6，6264的地址范围是6000H7FFFH（无关位为1）。 读写控制线由80C51的 、 分别与RAM芯片的 、 相接。,6.3 并行扩展外RAM,图6-7 6116与80C51典型连接电路,图6-8 6264与80C51典型连接电路,并行扩展I/O口可分为可编程和不可编
8、程两大类。 不可编程是指不能用软件对其I/O功能进行设置、编辑，功能固定； 可编程是指通过编程对其I/O功能进行设置、编辑和硬件功能的应用发挥。,扩展I/O口不可编程芯片主要有74LS、74HC系列芯片和CMOS 4000系列芯片。 74LS系列输出驱动能力强、速度快； CMOS 4000系列输入阻抗高、微功耗。 74HC系列是一种高速HCMOS芯片，其引脚和输入输出电平与74LS兼容， 输出驱动能力和速度与74LS系列相当，是目前较为常用的I/O口扩展芯片。,扩展I/O口可分为扩展输入口和输出口。 由于通常通过P0口扩展，而P0口要分时传送低8位地址和输入输出数据， 因此构成输出口时，接口芯
9、片应具有片选和锁存功能； 构成输入口时，接口芯片应具有三态缓冲和锁存功能。,6.4 并行扩展I/O口,扩展输入口的74系列芯片有很多，以74373最为方便和常用。,表6-4 74373功能表,图6-10 74373引脚图,图6-11 74373扩展输入口,6.4.1 用74系列芯片并行扩展输入口,【例6-2】 按图6-11电路，试编制程序，从373外部每隔0.5秒读入 一个数据，共16个数据，存入以30H为首址的内RAM。,扩展输出口的典型常用芯片以74377最为方便。,图6-12 74377引脚图,表6-5 74377功能表,图6-13 74377扩展输出口,6.4.2 用74系列芯片并行扩展输出口,【例6-3】 按图6-13电路，试编制程序，每隔0.5秒，从74377依次输出 一个数据，共16个，输出数据存在以TAB为首址的ROM中。,书中部分习题编成的目录（仿真文件免费下载）,
