《微机原理与借口技术6章存储器》由会员分享，可在线阅读，更多相关《微机原理与借口技术6章存储器（37页珍藏版）》请在金锄头文库上搜索。
1、6.1 半导体存储器的性能特点和分类,6.1.1半导体存储器的分类 1按制造工艺分类 （1）双极（Bipolar）型，由TTL（Transistor-Transistor Logic）晶体管逻辑电路构成。 （2）金属氧化物半导体（Metal-Oxide-Semiconductor）型，简称MOS型。 2按存取方式分类 （1）随机存取存储器RAM，也称随机存储器或读写存储器。 （2）只读存储器ROM。,6.1.2 半导体存储器的主要性能指标 1存储容量 2存取速度 3功耗 4可靠性 5性能/价格比,6.1.3 半导体存储芯片的组成 1存储体 存储芯片的主体，它由若干个存储单元组成，每个存储单元又
2、由若干个基本存储电路（或称存储元）组成，每个存储元可存放一位二进制信息。 2地址译码器 接收来自CPU的N位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。 3控制逻辑电路 接收片选信号及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。 4数据缓冲器 用于暂时存放来自CPU的写入数据或从存储体内读出的数据。暂存的目的是为了协调CPU和存储器之间在速度上的差异。,6.2.1 静态RAM 1SRAM的基本存储电路,6.2 随机存取存储器,2SRAM的读写过程 （1）读出过程 地址码A11A0加到SRAM芯片的地址输入端，经X与Y地址译码器译码，产生行选通、列
3、选通信号，选中某一单元。 被选中单元的信息（0或1）经一定时间出现在I/O电路的输出端。I/O电路对读出信号放大、整形后送双向三态缓冲器。 在送上地址码的同时，还要送上输出允许信号和片选信号。和有效，双向三态缓冲器的输出三态门打开，所读信息送至DB总线上，于是存储单元中的信息被读出。 （2）写入过程 地址码A11A0加到SRAM芯片的地址输入端，选中相应的存储单元。 将要写入的数据放在DB上。 加上有效的片选信号CE和写信号WE,这时三态门打开，DB上的数据进入输入电路，送到存储单元的位线上，写入该存储单元。,3典型SRAM芯片,=0，,表6-1 Intel 2114芯片引脚功能说明,6.2.
4、2 动态RAM 1DRAM的基本存储电路 DRAM是以MOS晶体管栅极电容是否充有电荷来存储信息的，其基本单元电路一般由四管、三管和单管组成,2DRAM的特点 （1）DRAM芯片的结构特点 DRAM与SRAM一样，都是由许多基本存储元电路按行、列排列组成二维存储矩阵 DRAM芯片集成度高，存储容量大，因而要求地址线引脚数量多 （2）DRAM的刷新 刷新，就是不断地每隔一定时间（一般每隔2ms）对DRAM的所有单元进行读出，经读出放大器放大后再重新写入原电路中，以维持电容上的电荷，进而使所存信息保持不变 3典型DRAM芯片 目前市场上的DRAM芯片种类很多，常用的有Intel 2116、2118
5、、2164等,（1）芯片的引脚,表6-2 Intel 2116的引脚名,（2）内部结构,6.2.3 PC机内存条 1FPM DRAM（Fast Page Mode DRAM，快速页面模式内存） 2EDO DRAM（Extended Data Out DRAM,扩展数据输出内存） 3SDRAM（Synchronous Burst DRAM, 同步突发内存） 4DDR（Double Data Rate, 双倍数据速率）SDRAM 5DRDRAM,6.3 只读存储器,6.3.1 可擦除可编程EPROM 1基本存储电路和工作原理,图6-8 EPROM的基本存储电路和FAMOS结构,2编程和擦除过程 E
6、PROM的编程过程实际上就是对某些单元写入“0”的过程，也就是向有关的FAMOS管的浮置栅注入电子的过程。 3典型的EPROM芯片介绍 （1）芯片特性,（2）工作方式,表6-4 Intel 2716芯片工作方式的选择,工作方式,OE,6.3.2 电可擦除的可编程E2PROM 1芯片特性,R/,2工作方式,（1）读出方式 （2）写入方式/字节擦除 （3）整片擦除方式 （4）维持方式,6.3.3 快速擦写存储器 快速擦写存储器（Flash Memory）也称为闪速存储器 它是一种新型的半导体存储器 1闪存的特点 （1）按区块（Sector）或页面（Page）组织 （2）可进行快速页面写入 （3）内
7、部编程控制逻辑 （4）在线系统编程能力 （5）软件和硬件保护能力 2闪存的应用 目前闪存主要用来构成存储卡，以代替软磁盘,6.4 半导体存储器接口技术,6.4.1 存储器与CPU接口的一般问题 1存储器与CPU之间的时序配合 2CPU总线的负载能力 3存储芯片的选用和地址分配 对芯片类型的选用 对芯片型号的选用,6.4.2 存储器与地址总线的连接 1全译码法 全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码。 采用全译码法，每个存储单元的地址都是唯一的，不存在地址重叠，但译码电路较复杂，连线也较多。 例6-1 设CPU寻址空间为64KB（地址总线为16位），存储器
8、由8片容量为8KB的芯片构成。采用全译码法寻址64KB容量存储器的结构如图6-3所示。,2部分译码法 部分译码法是将高位地址线中的一部分（而不是全部）进行译码，产生片选信号。 例6-2 CPU地址总线为16位，存储器由4片容量为8KB的芯片构成时，采用部分译码法寻址32KB容量存储器的结构如图6-4所示。,3线选法 线选法是指高位地址线不经过译码，直接作为存储芯片的片选信号。 例6-3假定某微机系统的存储容量为8KB，CPU寻址空间为64KB（即地址总线为16位），所用芯片容量为2KB（即片内地址为11位）。图6-5所示为选用A11A14作为片选控制的结构图。,6.4.3 存储器与控制总线、数
9、据总线的连接 1存储器与控制总线的连接 对于存储器来说，与控制总线有关的外部接口信号线除如上所述的片选控制线外，主要还有两类：一是读写控制线，用于决定操作类型；二是行选通、列选通信号线（仅对DRAM芯片），用于控制DRAM的行、列地址线输入和动态刷新。 2存储器与数据总线的连接 在微机中，无论字长是多少，一般每个存储模块（8位机为单存储模块，16位机为双模块，32位机为4模块）都是以一个字节为基本单位来划分存储单元的，即每8位为一个存储单元，对应一个存储地址。,6.4.4 存储器接口举例 例6-4 用2716 EPROM芯片为某8位微处理器设计一个16KB的ROM存储器。已知该微处理器地址线为
10、A0A15，数据线为D0D7，“允许访存”控制信号为，读出控制信号为。 画出EPROM与CPU的连接框图。,例6-5 某8位微机有地址总线16根，双向数据总线8根，控制总线中与主存相关的有“允许访存”信号（低电平有效）和读/写控制信号R/（高电平读、低电平写）。试用SRAM芯片2114为该机设计一个8KB的存储器并画出连接框图。,6.5 高速缓冲存储器,6.5.1 Cache系统基本结构与原理,6.5.2 地址映像方式 1全相联映像方式 从主存中将信息调入Cache通常是以“页”为单位进行的。 2直接映像方式 直接映像方式与全相联映像方式相比，地址变换机构存储的信息量大大减少。 3级相联映像方
11、式 级相联映像方式是全相联映像方式与直接映像方式的折衷方案。,6.5.3 替换算法 1. 先进先出算法FIFO（First In First Out） 2. 近期最少使用算法LRU（Least Recently Used） 6.5.4 Cache的读/写过程 1读操作 2写操作 （1）标志交换法，或称写回法。先暂时只写入Cache有关单元，并用标志予以注明，直到该页内容需从Cache中替换出来时，才一次写入主存。 （2）写直达法（Write-through），即每次写入Cache时也同时写入主存，主存与Cache始终保持一致性。,6.6 虚拟存储器,虚拟存储器（VM，Virtual Memory）是为满足用户对存储空间不断增加的需求而提出的一种计算机存储器管理技术 它是建立在“主存外存”这一物理层次结构基础之上，由辅助硬件及操作系统存储管理软件组成的一种存储体系,6.6.1 页式虚拟存储器 将虚拟空间与主存空间都划分为若干大小相同的页，虚存的页称为虚页，主存的页称为实页,6.6.2 段式虚拟存储器 将用户程序按其逻辑结构（如模块划分）分为若干段，各段大小可变,表6-7 段表示例,6.6.3 段页式虚拟存储器,
