《数字电子技术 教学课件 ppt 作者 张惠荣 第三章》由会员分享，可在线阅读，更多相关《数字电子技术 教学课件 ppt 作者 张惠荣 第三章（27页珍藏版）》请在金锄头文库上搜索。
1、,第3章 组合逻辑电路,本章教学基本要求,要知道：组合逻辑电路的定义和特点；各种译码器、编码器、全加器、数值比较器、数据选择器、数据分配器的逻辑功能。 会分析：会分析组合逻辑电路的功能。 会设计：简单的组合逻辑电路。 要熟悉：各种译码器、编码器、全加器、数值比较器、数据选择器、数据分配器的工作原理。 要了解：常用各种集成组合逻辑电路的应用和使用方法。,3.1 概述,逻辑电路按照逻辑功能的不同可分为两大类：一类是组合逻辑电路，另一类是时序逻辑电路。组合逻辑电路是由若干个逻辑门电路组合构成的可完成组合逻辑功能的数字电路。它可以有一个或多个输入端，也可以有一个或多个输出端，如图3-1-1所示。,3.
2、1 概述,组合逻辑电路的输出变量与输入变量之间的关系可用一组逻辑函数式表示： Y1=F1(X1,X2,Xn) Y2=F2(X1,X2,Xn) . . . Ym=Fm(X1,X2,Xn),3.2 组合逻辑电路的分析方法和设计方法,组合逻辑电路的输出变量与输入变量之间的关系可用一组逻辑函数式表示： Y1=F1(X1,X2,Xn) Y2=F2(X1,X2,Xn) . . . Ym=Fm(X1,X2,Xn),3.2.1 组合逻辑电路的分析方法 分析组合逻辑电路的目的是为了确定已知电路的逻辑功能,或者检查电路设计是否合理。 组合逻辑电路的分析步骤如下： （1）根据已知的逻辑图，从输入到输出逐级写出逻辑函
3、数表达式。 （2）利用公式法或卡诺图法化简逻辑函数表达式。 （3）列真值表，确定其逻辑功能。,3.2.2 组合逻辑电路的设计方法,组合逻辑电路的设计通常可按如下步骤进行： 1）进行逻辑抽象 （1）首先对逻辑问题进行分析，确定哪些是输入变量，哪些是输出变量，以及它们之间的相互关系。 （2）定义逻辑状态的含意。对输入变量和输出变量进行逻辑赋值，即确定什么情况下为逻辑1，什么情况下为逻辑0。 （3）根据给定的因果关系列真值表。,3.3 常用的组合逻辑电路,3.3.1 编码器 目前经常使用的编码器有普通编码器和优先码器两类。 1普通编码器 1）二进制编码器 二进制编码器是由n位二进制数表示 个信号的编
4、码电路。现以3位二进制编码器为例说明其工作原理。 图3-3-1是3位二进制编码器的框图，它的输入是I0I7 8个高电平信号，输出是3位二进制代码Y2Y1Y0。因此，又把它叫做8线-3线编码器。输出与输入的对应关系见表3-3-1。,3.3 常用的组合逻辑电路,3.3 常用的组合逻辑电路,2）二-十进制编码器 所谓二-十进制编码器，就是输入一个十进制数09，通过该编码器，在其输出端得到相应的二进制代码。则该编码器称为二-十进制编码器。,3.3.2 译码器,译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号。因此，译码是编码的反操作。常用的译码器电路有二进制译码器、二-十进制译码器
5、和显示译码器三类。,1二进制译码器 1）工作原理 二进制译码器的输入为n位二进制代码，输出为 个与输入代码一一对应的高、低电平信号。所以这种译码器也称为n线- 线译码器。,3.3.2 译码器,2）二进制译码器的应用 译码器的功能扩展 利用译码器的使能端可以方便地扩展译码器的容量。图3-3-8所示是用两片74LS138扩展实现的4线-16线译码器。,3.3.2 译码器,2二-十进制译码器 二-十进制译码器的逻辑功能是将输入BCD码的10个代码译成10个高、低电平输出信号。二-十进制译码器的设计方法同二进制译码器一样，只不过它是4位输入端，十个输出端，输入代码“09”时有对应的输出，输入代码“lO
6、15”为伪码，没有与之对应的输出。当伪码输入时，十个输出端均为非有效电平。二-十进制译码器常用型号有：TTL系列的54/7442、54/74LS42和CMOS系列中的54/74HC42、54/74HCT42等。图3-3-10为74LS42的管脚图。,3.3.2 译码器,3.3.2 译码器,3显示译码器 在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来。数字显示电路是许多数字设备不可缺少的组成部分。数字显示电路通常由译码器、驱动器和显示器等部分构成。 1）七段字符显示器 为了直观地显示十进制数码，目前广泛采用七段字符显示器，或称为七段数码管。这种字符显示器是由七段可发光的线段拼合而成
7、的，以十进制数码直观地显示数字系统的运行数据，如图3-3-11所示。,3.3.2 译码器,2）集成电路74LS48 七段显示译码器74LS48是一种与共阴极数字显示器配合使用的集成译码器，其逻辑符号如图3-3-13所示。它的功能是将输入的4位二进制代码转换成显示器所需要的七个段信号YaYg。,3.3.3 数据选择器,1工作原理 所谓数据选择器，就是根据地址控制信号，从多路输入数据中，选择其中的某一路数据输出。它的基本功能相当于一个单刀多掷开关，如图3-3-15所示。通过开关的转换，选择输入信号中的一个信号传送到输出端。,3.3.3 数据选择器,2数据选择器的应用 1）数据选择器的功能扩展 用两
8、片74LSl51和3个门电路实现的16选l数据选择器的逻辑图如图3-3-18所示。,3.3.3 数据选择器,2）实现组合逻辑函数 用数据选择器可以实现组合逻辑函数。由数据选择器输出表达式可知，它基本上与逻辑函数的最小项表达式是一致的，只是多了一个因子Di，现在如果令Di=1，则与之对应的最小项mi将包含在Y的函数式中，如果令Di=0，则与之对应的最小项mi将不包含在Y的函数式中，所以，对于一个组合函数，可以根据它的最小项表达式借助于数据选择器来实现它。,3.3.4 数据分配器,数据分配过程是数据选择过程的逆过程。数据分配器，有一个数据输入端和多个数据输出端和与此对应的地址信号端。它是译码器的一
9、种特殊应用，其功能相当于一个波段开关，如图3-3-20所示。,3.3.5 加法器,1半加器 如果不考虑来自低位的进位将两个1位二进制数相加，称为半加。实现半加运算的电路叫做半加器。 用一个异或门和一个与门组成的半加器如图3-3-22所示。,3.3.5 加法器,2全加器 不仅考虑两个一位二进制数Ai和Bi相加，而且还考虑来自相邻低位进位数Ci-1，这种运算称为全加。实现全加运算的电路叫做全加器。 全加器的逻辑图和逻辑符号如图3-3-23所示。,3.3.5 加法器,3多位数加法器 1）串行进位加法器 两个多位数相加时每一位都是带进位相加的，因而必须使用全加器。只要依次将低位全加器的进位输出端接到高
10、位全加器的进位输入端，就可以构成多位加法器了。,2）超前进位加法器,3.4 组合逻辑电路中的竞争-冒险现象,3.4.1 竞争-冒险的概念及其产生的原因,门电路两个输入信号同时向相反的逻辑电平跳变(一个从1变为O，另一个从0变为1)的现象叫做竞争。 由于竞争而在电路输出端可能产生尖峰脉冲的现象就叫做竞争一冒险。,3.4.2 竞争-冒险现象的判断,1代数法判断 （1）首先观察逻辑函数表达式中是否存在某变量的原变量和反变量，即首先判断是否存在竞争，因为只有存在竞争，才可能产生冒险。 （2）若存在竞争，可用消去函数表达式中不存在竞争的变量，仅留下有竞争能力的变量。 若得到Y=A+ 或Y=A 说明存在冒险。,3.4.2 竞争-冒险现象的判断,2用实验的方法判断 在电路输入端加入所有可能发生的状态变化的波形，观察输出端是否有尖峰脉冲，这个方法比较直观可靠。 3使用计算机辅助分析手段判断 通过在计算机上运行数字电路的模拟程序，能够迅速查出电路是否由于竞争-冒险而输出尖峰脉冲。目前可供选用的这类程序已有很多。 4用卡诺图法判断 凡是函数卡诺图中存在相切而不相链(相交)的包围圈(方格群)的逻辑函数都存在着竞争-冒险现象。,3.4.3 竞争-冒险的消除,1接入滤波电容 2引入选通脉冲 3修改逻辑设计,
